数字电子技术电子教案-第三章

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

t t
EXIT
(二)动态开关特性
uI UIH UIL
O iC
IC(sat)
O uO VCC
UCE(sat) O
逻辑门电路
uI 从 UIH 负跳到时 UIL, 三极管不能很快由饱和转变
为截止,而需要经过一段时
间t 才能退出饱和区。
uI 从 UIL 正跳到 UIH 时, 三极管将由截止转变为饱和,
iC 从
uI = UIL = 0.3 V 时,三极管满足截止条件
uI = UIH = 3.6 V 时,为使三极管饱和,应满足 iB > IB(sat)
因为
I B(s at)
U
iB =
VCC
IH 0.7 V
RB
5V
3.6 0.7 V RB
0.1 mA
βRC 501 k
2.9 V RB
所以求得 RB < 29 k,可取标称值 27 k。
uI 增大使 uBE > Uth 时,三极管开始导通,
B
uBE < Uth
C 三极管 截止状态 等效电路
E
iB > 0,三极管工作于放 大导通状态。
EXIT
逻辑门电路
一、三极管的开关特性 (一)静态开关特性
iC 临界饱和线 放大区
M IC(sat)
T
S
IB(sat)
uI=UIH
+ uBE
-

Q

截止区
EXIT
逻辑门电路
(2) 对应输入波形画出输出波形
uI
三极管截止时,
UIH
iC 0,uO +5 V 三极管饱和时,
UIL O
uO UCE(sat) 0.3 V
uO/V
5
可见,该电路在输入低 电平时输出高电平,输入高 0. 3 电平时输出低电平,因此构 O 成三极管非门。由于输出信 号与输入信号反相,故又称 三极管反相器。
CTMT按LO功即S 能即T特rCa点nomsi不sptlo同erm-分TernatnasriystMoreLtaolg-Oicxide-Semiconductor
普通门
输出 三态门 CMOS
(推拉式输出) 开路门
传输门
EXIT
逻辑门电路
二、高电平和低电平的含义
高电平和低电平为某规定范围的电位值,而非一固定值。
1 高电平
0 高电平
高电平信号是多大的信号?低 电平信号又是多大的信号?
低电平 0
低电平 1
正逻辑体制
负逻辑体制
EXIT
逻辑门电路
3.2 分立元件门电路
主要要求:
理解三极管的开关特性。 了解与门、或门、非门、与非门、或非门 电路及其工作原理。
EXIT
逻辑门电路
一、三极管的开关特性 (一)静态开关特性
VCC RC
IB(sat)
IC(sat)
VCC
RC
EXIT
逻辑门电路
[例]下图电路中 = 50,UBE(on) = 0.7 V,UIH = 3.6 V,UIL = 0.3 V,为使
三极管开关工作,试选择 RB 值,并对应输入波形画出输出波形。
+5 V
1 k
uI UIH
UIL O
t
解:(1)根据开关工作条件确定 RB 取值
门与按电门逻路辑或功(G门能at不e C非同ir门分cuit)异常或用门复指合用与逻以非辑实门关现系基或的本非电逻门子辑电关与路系或。和非门
按电路结构不同分 是构成数字电路的基本单元之一
TTL 集成门电路
输入端和输出端都用 三极管的逻辑门电路。
CMOS 集成门电路
用互补对称 MOS 管构成的逻辑门电路。
逻辑门电路
uI 正跳变到 iC 上升到 0.9IC(sat) 所需的时间 ton 称 为三极管开通时间。
t
uI 负跳变到 iC 下降到
0.1IC(sat) 所需的时间 toff 称
为三极管关断时间。 通常
toff > ton
t 开通关常时工间作主频要率由不于高电时, 荷可存忽储略效开应关引时起间,要而提工高作 开频关率速高度时,必须降考低虑三开极关 管速饱度和是深否度合,适加,速否基则区导存致 储不电能荷正的常消工散作。
逻辑门电路
第 3 章 逻辑门电路
概述 分立元件门电路 TTL 集成逻辑门电路 CMOS 集成逻辑门电路 TTL电路与CMOS电路的接口 本章小结
EXIT
逻辑门电路
3.1 概 述
主要要求:
了解逻辑门电路的作用和常用类型。 理解高电平信号和低电平信号的含义。
EXIT
逻辑门电路
一、门电路的作用和常用类型
iC 临界饱和线 放大区
uI=UIL
+ uBE
三怎极样管控为制什它么饱和I的能C(sMa开用t) T和作关开S ?关?Q
-

O UCE(sat)
三极管关断的条件和等效电路
当输入 uI 为低电平,使 uBE < Uth时,三极管截止。
B
uBE < Uth
IB(sat)
负载线
截止区
A
N uCE
C 三极管 截止状态 等效电路

A
O UCE(sat)
N uCE
三极管开通的条件和等效电路
B
C
当输入 uI 为高电平,使 iB ≥ IB(sat)时,三极管饱和。 uBE UCE(sat) 0.3 V 0, C、E 间相当于开关合上。
uBE < Uth
B UBE(sat)
E C
UCE(sat)
三极管 截止状态 等效电路
三极管 饱和状态 等效电路
E
iB 0,iC 0,C、E 间相当
于开关断开。
Uth为门限电压
EXIT
逻辑门电路
ቤተ መጻሕፍቲ ባይዱ
一、三极管的开关特性 (一)静态开关特性
i相UU界UBBB称C应饱EEE((ss(临S地和aasatt))t为界),点为为放0饱三I饱饱.C7大(和极和Vs和at,和基)管基为集饱极仍极U临电C和电然电E界极(的流s具压a饱电t)交,有;和压界用0放集。.3点大IV电对B,。(作s极硅at这在)用饱和区电管I表C时临。(s流,iM示aOCt的) ;;T临UCS界E(sa饱t)从大和Q而 ,线u工uIC增作ENIA减放B大点(sa小大t截)使上u。区止移CiEB区,增大iC ,增
从0 Vt CC
逐渐增大到 逐渐减小为
IC(sat),uC UCE(sat)。
上例中三极管反相 器的工作波形是理想波 形,实际波形为 :
t
EXIT
(二)动态开关特性
uI UIH
UIL O iC 0.9IC(sat)
0.1IC(sat) O uO VCC
IC(sat)
ton
toff
UCE(sat) O
iB ≥ IB(sat) E
EXIT
逻辑门电路
开关工作的条件
截止条件
饱和条件
uBE < Uth
iB > IB(Sat)
可靠截止条件为 uBE ≤ 0
iB 愈大于 IB(Sat) , 则饱和愈深。
由于UCE(Sat) 0,因此饱和后 iC 基本上为恒值,
iC
IC(Sat) =
VCC
UCE(sat) RC
相关文档
最新文档