TPE—D 型系列数字电路实验箱 - 长春工业大学人文信息学院
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
脉冲数字电路
实验指导书
长春工业大学人文信息学院
电子信息系
2011-09
目录
实验一门电路逻辑功能及测试(2学时) (2)
实验二组合逻辑电路(半加器全加器及逻辑运算)(2学时) (9)
实验三触发器(一) R—S,D,J—K(2学时) (15)
实验四集成计数器及寄存器(2学时) (21)
实验五译码器和数据选择器(2学时) (26)
实验六 555时基电路(2学时) (32)
实验一门电路逻辑功能及测试(2学时)
一、实验目的:
1.掌握TTL集成与非门的逻辑功能和主要参数的测试方法
2.掌握TTL器件的使用规则
3.熟悉数字数字电路实验装置及示波器基本功能和使用方法。
二、实验仪器及材料
1.双踪示波器
2.数字电路实验箱
3.器件
74LS00 二输入端四与非门2片
74LS20 四输入端双与非门1片
74LS86 二输入端四异或门1片
74LS04 六反相器1片
三、预习要求
1.复习门电路工作原理及相应逻辑表达式。
2.熟悉所用集成电路的引线位置及各引线用途。
3.了解双踪示波器使用方法。
四、实验原理
本实验采用四输入双与非门74LS20,即在一块集成块内含有两个互相独立的与非门,每个与非门有四个输入端。其逻辑框图、符号及引脚排列如图A(a)、(b)、(c)所示。
(b)
(a)(c)
图A 74LS20逻辑框图、逻辑符号及引脚排列
1、与非门的逻辑功能
与非门的逻辑功能是:当输入端中有一个或一个以上是低电平时,输出端为高电平;只有当输入端全部为高电平时,输出端才是低电平(即有“0”得“1”,全“1”得“0”。)
其逻辑表达式为 Y =
74LS20主要电参数规范如表A 所示
[注意]:TTL 电路对电源电压要求较严,电源电压VCC 只允许在+5V ±10%的范围内工作,超过5.5V 将损坏器件;低于4.5V 器件的逻辑功能将不正常。
五、TTL 集成电路使用规则
1、接插集成块时,要认清定位标记,不得插反。
2、电源电压使用范围为+4.5V~+5.5V之间,实验中要求使用Vcc=+5V。电源极性绝对不允许接错。
3、闲置输入端处理方法
(1) 悬空,相当于正逻辑“1”,对于一般小规模集成电路的数据输入端,实验时允许悬空处理。但易受外界干扰,导致电路的逻辑功能不正常。因此,对于接有长线的输入端,中规模以上的集成电路和使用集成电路较多的复杂电路,所有控制输入端必须按逻辑要求接入电路,不允许悬空。
(2) 直接接电源电压VCC(也可以串入一只1~10KΩ的固定电阻)或接至某一固定电压(+2.4≤V≤4.5V)的电源上,或与输入端为接地的多余与非门的输出端相接。
(3) 若前级驱动能力允许,可以与使用的输入端并联。
4、输入端通过电阻接地,电阻值的大小将直接影响电路所处的状态。当R≤680Ω时,输入端相当于逻辑“0”;当R≥4.7 KΩ时,输入端相当于逻辑“1”。对于不同系列的器件,要求的阻值不同。
5、输出端不允许并联使用(集电极开路门(OC)和三态输出门电路(3S)除外)。否则不仅会使电路逻辑功能混乱,并会导致器件损坏。
6、输出端不允许直接接地或直接接+5V电源,否则将损坏器件,有时为了使后级电路获得较高输出电平,允许输出端通过电阻R接至Vcc,一般取R=3~5.1 KΩ。
六、实验内容:
1.测试门电路逻辑功能
(1). 选用双四输入与非门74LS20一只,插入面包
板。按图1.1接线,输入端接S1~S4(电平开关输出
插口),输出端接电平显示发光二极管(D1~D3任意
一个)
(2). 将电平开关按表1.1位置,分别测输出电压
及逻辑状态。
表1.1
2.异或门逻辑功能测试
(1). 选二输入四异或门电路74LS86,按图1.2连线,输入端1、2、4、5接电平开关,输出端A、B、Y接电平显示发光二极管。
(2).将电平开关按表1.2位置,将结果填入表中。
3.逻辑电路的逻辑关系
(1).用74LS00按图1.3,1.4接线,将输入输出逻辑关系分别填入表1.3、表1.4中。
表1.4
(2).写出上面两个电路逻辑表达式。
4.逻辑门传输延迟时间的测量。
用六反相器(非门)按图1.5接线,输入80KHz 连续脉冲,用双踪示波器测输入,出相位差,计算每个门的平均传输延迟时间的tpd 值。
4.利用与非门控制输出。
用一片74LS00按图1.6接线。S接任一电平开关,用示波器观察S对输出脉冲的控制作用。
5.用与非门组成其它门电路并测试验证。
(1).组成或非门。
用一片二输入端四与非门组成或非门
画出电路图。测试并填表1 .5
表1.5
表1.6
(2).组成异或门
(a)将异或门表达式转化为与非门表达式
(b)画出逻辑电路图
(c)测试并填表1.6
七、实验报告
1.按各步骤要求填表并画逻辑图
2.回答问题:
(a)怎样判断门电路逻辑功能是否正常?
(b)与非门一个输入连续脉冲,其余端什么状态时允许脉冲通过?什么状态时禁止脉冲通过?
(c)或异门又称可控反相门,为什么?
实验二组合逻辑电路(半加器全加器及逻辑运算)(2学时)
一、实验目的
1.掌握组合逻辑电路的功能测试。
2.验证半加器和全加器的逻辑功能。
3.学会二进制数的运算规律。
二、实验仪器及材料
数字电路实验箱
器件
74LS00 二输入端四与非门3片
74LS86 二输入端四异或门1片
74LS54 四组输入与或非门1片
三、实验原理
使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计
组合电路的一般步骤如图A所示。
图A 组合逻辑电路设计流程图
根据设计任务的要求建立输入、输出变量,并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达