实用数字电子技术 欧伟明著第7章_习题解答
《数字电子技术》部分习题解答
《数字电子技术》部分习题解答第1 章数字逻辑基础1.3 将下列十进制数转换成等值的二进制数、八进制数、十六进制数。
要求二进制数保留小数点后4位有效数字。
（1）（19）D ；（2）（37.656）D ；（3）（0.3569）D解：（19）D＝（10011）B＝（23）O＝（13）H（37.656）D＝（100101.1010）B＝（45.5176）O＝（25.A7E）H（0.3569）D＝（0.01011）B＝（0.266）O＝（0.5B）H1.4 将下列八进制数转换成等值的二进制数。
（1）（137）O ；（2）（36.452）O ；（3）（0.1436）O解：（137）O＝（1 011 111）B（36.452）O＝（11110. 10010101）B（0.1436）O＝（0.001 100 011 11）B1.5 将下列十六进制数转换成等值的二进制数。
（1）（1E7.2C）H ；（2）（36A.45D）H ；（3）（0.B4F6）H解：（1E7.2C）H＝（1 1110 0111.0010 11）B（36A.45D）H＝（11 0110 1010. 0100 0101 1101）B（0.B4F6）H＝（0.1011 0100 1111 011）B1.6 求下列BCD码代表的十进制数。
（1）（1000011000110101.10010111）8421BCD ；（2）（1011011011000101.10010111）余3 BCD ；（3）（1110110101000011.11011011）2421BCD；（4）（1010101110001011.10010011）5421BCD ；解：（1000 0110 0011 0101.1001 0111）8421BCD＝（8635.97）D（1011 0110 1100 0101.1001 0111）余3 BCD ＝（839.24）D（1110 1101 0100 0011.1101 1011）2421BCD＝（8743.75）D（1010 1011 1000 1011.1001 0011）5421BCD＝（7858.63）D1.7 试完成下列代码转换。
精品课件-数字电子技术-第7章
(D3 23 +D2
22
+D121+D0 20 )
（7.1.2）
第7章 数/模(D/A)与模/数(A/D)转换器
对于n位输入的权电阻网络D/A转换器， 当负反馈电阻取 为R/2时， 输出电压为
vO
=
VREF 2n
(Dn1 2n1 +Dn2 2n2 + …
+D121+D0 20 )
=
VREF 2n
第7章 数/模(D/A)与模/数(A/D)转换器
第７章 数/模(D/A)与模/数(A/D)转换器
7.1 D/A转换器 7.2 A/D转换器 7.3 集成D/A转换器Multisim 10仿真实验 实验与实训 本章小结 习题
第7章 数/模(D/A)与模/数(A/D)转换器
7.1 D/A 7.1.1 权电阻网络D/A
第7章 数/模(D/A)与模/数(A/D)转换器
由图7.1.2所示电路还可以看出， 由于工作在线性反相 输入状态的运算放大电器的反相输入端相当于接地（虚地）， 所以无论模拟开关Si合于何种位置， 与Si相连的倒T型2R电阻 支路从效果上看总是接“地”的， 即流经每条倒T型2R电阻 支路的电流与模拟开关Si的状态无关； 从R—2R倒T型电阻网 络的A、 D、 C、 D每个节点向左看， 每个二端网络的等效 电阻均为R， 故从基准电压UREF输出的电流恒为I=UREF/R， 而流经倒T型2R电阻支路的电流从高位到低位按2的负整数幂 递减， 从右到左分别为I3=I/2， I2=I/4， I1=I/8 ， I0=I/16。
第7章 数/模(D/A)与模/数(A/D)转换器
由图7.1.2所示电路， 有
iΣ =I3 +I2 +I1+I0
数字电子技术基础习题册答案7-11
第7章 时序逻辑电路【7-1】已知时序逻辑电路如图7.1所示，假设触发器的初始状态均为0。
(1 )写出电路的状态方程和输出方程。
(2) 分别列出X =0和X =1两种情况下的状态转换表，说明其逻辑功能。
(3) 画出X =1时，在CP 脉冲作用下的Q 1、Q 2和输出Z 的波形。
1J 1KC11J 1KC1Q 1Q 2CPXZ1图7.1解：1．电路的状态方程和输出方程n 1n2n 11n 1Q Q Q X Q +=+ n 2n 11n 2Q Q Q ⊕=+ CP Q Q Z 21=2．分别列出X =0和X =1两种情况下的状态转换表，见题表7.1所示。
逻辑功能为 当X =0时，为2位二进制减法计数器；当X =1时，为3进制减法计数器。
3．X =1时，在CP 脉冲作用下的Q 1、Q 2和输出Z 的波形如图7.1(b)所示。
题表7.1Q Q Z图7.1(b)【7-2】电路如图7.2所示，假设初始状态Q a Q b Q c =000。
(1) 写出驱动方程、列出状态转换表、画出完整的状态转换图。
(2) 试分析该电路构成的是几进制的计数器。
Q c图7.2解：1．写出驱动方程1a a ==K J ncn a b b Q Q K J ⋅== n b n a c Q Q J = n a c Q K = 2．写出状态方程n a 1n a Q Q =+ n a n a n a n a n c n a 1n b Q Q Q Q Q Q Q +=+ nc n a n c n b n a 1n b Q Q Q Q Q Q +=+3．列出状态转换表见题表7.2，状态转换图如图7.2(b)所示。
图7.2(b)表7.2状态转换表CP na nbc Q Q Q 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 16 0 0 0n4．由FF a 、FF b 和FF c 构成的是六进制的计数器。
精品课件-数字电子技术-第7章
第7章 集成逻辑门电路简介
7.4 已知电路和输入信号的波形如图7.12所示，信号 的重复频率为1 MHz，每个门的平均延迟时间tpd=20 ns，试 画出：（1） 不考虑tpd影响时的波形；（2） 考虑tpd影响
第7章 集成逻辑门电路简介
图7.12 题7.4图
第7章 集成逻辑门电路简介
7.5 电路如图7.13所示。（1） 分别写出Y1、Y2、Y3、 Y4的逻辑函数表达式；（2） 若已知A、B、C的波形，试分别 画出Y1、Y2、Y3、Y4
(4) DE段。当UI≥1.4 V时，V2、V5饱和，V4截止，输 出为低电平, 与非门处于饱和状态, 所以把DE段称为饱和
第7章 集成逻辑门电路简介
4. （1） 输出高电平UOH和输出低电平UOL。电压传输特性 曲线截止区的输出电压为UOH，饱和区的输出电压为UOL。 一般产品规定UOH≥2.4 V，UOL＜0.4 V （2） 阈值电压Uth。电压传输特性曲线转折区中点所 对应的输入电压为Uth，也称门槛电压。一般TTL与非门的 Uth≈1.4 V
Y=Y1·Y2
第7章 集成逻辑门电路简介
图7.4 实现“线与”功能的电路
第7章 集成逻辑门电路简介
但是普通TTL逻辑门的输出端是不允许直接相连的，如 图7.5所示电路：设门1的输出为高电平（Y1=1）， 门2的输 出为低电平（Y2=0），此时门1的V4管和门2的V5管均饱和导通， 这样在电源UCC的作用下将产生很大的电流流过V4、V5管使V4、 V5
第7章 集成逻辑门电路简介
（3） 关门电平UOFF和开门电平UON。保证输出电平为 额定高电平（2.7 V左右）时，允许输入低电平的最大值， 称为关门电平UOFF。通常UOFF≈1 V ， 一般产品要求 UOFF≥0.8 V。 保证输出电平达到额定低电平（0.3 V）时， 允许输入高电平的最小值，称为开门电平UON。通常 UON≈1.4 V，一般产品要求UON≤1.8 V
数字电子技术第7章.pdf
即QDQCQBQA=DCBA。
P、T为计数器允许控制端，高电平有效，只有当Cr=LD=1， PT=1，在CP作用下计数器才能正常计数。当P、T中有一个为低 时，各触发器的J、K端均为0，从而使计数器处于保持状态。 P、T的区别是T影响进位输出OC，而P则不影响OC。
第7章 常用集成时序逻辑器件及应用
② 同步清0。计数器在S0~SM-1共M个状态中工作，当计数 器进入SM-1状态时，利用SM-1状态译码产生清0信号并反馈到同 步清0端，要等下一拍时钟来到时，才完成清0动作，使计数器 返回S0。
可见，同步清0没有过渡状态，如图中实线所示。
第7章 常用集成时序逻辑器件及应用
① 异步清0。计数器在S0~SM-1共M个状态中工作，当计数 器进入SM状态时，利用SM状态进行译码产生清0信号并反馈到 异步清0端，使计数器立即返回S0状态。
由 于 是 异 步 清 0 ， 只 要 SM 状 态 一 出 现 便 立 即 被 置 成 S0 状 态，因此SM状态只在极短的瞬间出现，通常称它为“过渡态”。 在计数器的稳定状态循环中不包含SM状态。
第7章 常用集成时序逻辑器件及应用
① 同步置0法（前M个状态计数）。 选用S0~SM-1共M个状态计数，计到SM-1时使LD=0，等下一 个CP来到时使状态置0，即返回S0状态。这种方法和同步清0 法 类似，但必须设置预置输入DCBA=0000。 本例中M=7，故选用 0000~0110 共七个状态，计到 0110 时 同步置0，画出其态序表，设计反馈逻辑LD=QCQB，画逻辑图。
第7章 常用集成时序逻辑器件及应用
采用同步置数法：置数法是通 过控制同步置数端LD和预置输入端 DCBA来实现模M计数器。由于置 数状态可在N个状态中任选取，因 此实现的方案很多。
《数字电子技术 》课件第7章
当电容持续充电至电容两端电压UC ≥ (2/3)UDD 时, UTH =UC ≥( 2/3)UDD, 又有UTR>13UDD, 那么输出就由暂稳状态“1” 自动返回稳定状态“0”。
3. 暂稳状态持续的时间又称输出脉冲宽度， 用tW表示。 它由电路中电容两端的电压来决定， 可以用三要素法求得 tW≈1.1RC。 当一个触发脉冲使单稳态触发器进入暂稳定状态以后， 在随后tW时间内的其他触发脉冲对触发器就不起作用了； 只 有当触发器处于稳定状态时， 输入的触发脉冲才起作用。
q RA RA RB
图7.14 可调占空比的多谐振荡器
2. 石英晶体振荡器 石英晶体J电路符号如图7.15(a)所示， 它是将切成薄片 的石英晶体置于两平板之间构成的， 在电路中相当于一个高 Q(品质因数)选频网络， 其电抗频率特性如图7.15(b)所示。
图7.15
(a) 石英晶体的电路符号； (b)
若控制端S悬空或通过电容接地, 则
若控制端S外接控制电压US， UR1=US而
图7.6所示为S端悬空或通过电容接地的施密特触发器电压 传输特性， 同时也反映了回差电压的存在， 而这种现象称为 电路传输滞后特性。 回差电压越大， 施密特触发器的抗干扰 性越强， 但施密特触发器的灵敏度也会相应降低。
典型延时电路如图7.11所示， 与定时电路相比， 其区别 主要是电阻和电容连接的位置不同。电路中的继电器KA为常 断继电器， 二极管VD的作用是限幅保护。
图7.11 延时电路
2) 分频 当一个触发脉冲使单稳态触发器进入暂稳状态时， 在此 脉冲以后时间tW内，如果再输入其他触发脉冲， 则对触发 器的状态不再起作用； 只有当触发器处于稳定状态时， 输入 的触发脉冲才起作用， 分频电路正是利用这个特性将高频率 信号变换为低频率信号， 电路如图7.12所示。
数字电子技术第七章作业及答案
第七章（脉冲波形的产生与整形）作业1、简述单稳态触发器的功能特点，举例说明其应用。
由CMOS 门组成的微分型单稳态触发器如图7-1所示。
设电阻R =1k Ω，电容C =0.1μF ，试计算该电路的暂稳态时间。
图7-1 微分型单稳态触发器 解：单稳态触发器只有一个稳定状态，一个暂稳态。
在外加脉冲的作用下，单稳态触发器可以从一个稳定状态翻转到一个暂稳态。
由于电路中RC 延时环节的作用，该暂态维持一段时间又回到原来的稳态，暂稳态维持的时间取决于RC 的参数值。
利用单稳态触发器的特性可以实现脉冲整形，脉冲定时等功能。
暂稳态时间为：ms RC tw 069.0101.01069.02ln 63=⨯⨯⨯==-2、简述施密特触发器的功能特点，举例说明其应用。
图7-2所示的是施密特触发器74LS14与其输入端电压V I 的波形，试画出输出电压V O 的波形。
图7-2 施密特触发器 解：施密特触发器也有两个稳定状态，但与一般触发器不同的是，施密特触发器采用电位触发方式，其状态由输入信号电位维持；对于负向递减和正向递增两种不同变化方向的输入信号，施密特触发器有不同的阈值电压。
1. 波形变换2. 脉冲波的整形3. 脉冲鉴幅 4、构成多谐振荡器3、用定时器555组成多谐振荡器，要求输出电压V O 的方波周期为1ms ，试选择电阻与电容的数值，并画出电路图。
解：周期T 计算如下：121269.0C R R T ）（+=取C 1=0.1μF ，R 2=5.1k Ω则有：Ω=⨯-⨯=⨯⨯-⨯⨯=-=--k R C T R 3.4102.101045.1101.52101.069.010269.0343632114、试分析如图7-3所示脉冲信号产生电路。
(1)说明该电路各部分的功能。
(2)画出A 、B 、C 和v O 各点波形。
(3)已知施密特触发器CT4014的V T+=1.6V ，V T -=0.8V 。
求电路的输出脉宽t W 。
数字电子技术第七章习题答案
第七章D/A 和A/D 转换器7.1填空1、8位D/A转换器当输入数字量只有最高位为高电平时输出电压为5V,若只有最低位为高电平，则输出电压为40mV 。
若输入为10001000，则输出电压为5.32V 。
2、A/D转换的一般步骤包括采样、保持、量化和编码。
3、已知被转换信号的上限频率为10kH Z，则A/D转换器的采样频率应高于20kH Z。
完成一次转换所用时间应小于50μs。
4、衡量A/D转换器性能的两个主要指标是精度和速度。
5、就逐次逼近型和双积分型两种A/D转换器而言，双积分型抗干扰能力强；逐次逼近型转换速度快。
7.2CPU O-0.625V-1.25V-1.875V-2.5V7.32R 2R 2R 2R2R R R R 2R Q0 Q1 Q2 Q33RRRU O&-+-+CP ui+ -四位二进制计数器RdV AG首先将二进制计数器清零，使U o=0。
加上输入信号（U i>0)，比较器A输出高电平，打开与门G，计数器开始计数，U o增加。
同时U i亦增加，若U i>U o，继续计数，反之停止计数。
但只要U o未达到输入信号的峰值，就会增加，只有当U o=U imax 时，才会永远关闭门G，使之得以保持。
7.41、若被检测电压U I(max)=2V，要求能分辨的最小电压为0.1mV,则二进制计数器的容量应大于20000；需用15位二进制计数器2、若时钟频率f CP=200kH Z，则采样时间T1=215×5μs=163.8ms3、TRC2V5V1⨯=RC=409.5ms7.5 1、完成一次转换需要36μs2、A/D转换器的输出为0100111118。
数字电子技术习题答案
习题答案第一章数制和码制1．数字信号和模拟信号各有什么特点?答：模拟信号——量值的大小随时间变化是连续的。
数字信号——量值的大小随时间变化是离散的、突变的（存在一个最小数量单位△）。
2．在数字系统中为什么要采用二进制?它有何优点?答：简单、状态数少，可以用二极管、三极管的开关状态来对应二进制的两个数。
3.二进制：0、1；四进制：0、1、2、3；八进制：0、1、2、3、4、5、6、7；十六进制：0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。
4.(30.25)10=( 11110.01)2=( 1E.4)16。
(3AB6)16=( 0011101010110110)2=(35266)8。
(136.27)10=( 10001000.0100)2=( 88.4)16。
5.B E6.ABCD7.(432.B7)16=( 010*********. 10110111)2=(2062. 556)8。
8.二进制数的1和0代表一个事物的两种不同逻辑状态。
9.在二进制数的前面增加一位符号位。
符号位为0表示正数；符号位为1表示负数。
这种表示法称为原码。
10.正数的反码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。
11.正数的补码与原码相同，负数的补码即为它的反码在最低位加1形成。
12.在二进制数的前面增加一位符号位。
符号位为0表示正数；符号位为1表示负数。
正数的反码、补码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。
负数的补码即为它的反码在最低位加1形成。
补码再补是原码。
13.A:(+1011)2的反码、补码与原码均相同：01011；B: (-1101)2的原码为11101，反码为10010，补码为10011.14.A: (111011)2 的符号位为1，该数为负数，反码为100100，补码为100101. B: (001010)2 的符号位为0，该数为正，故反码、补码与原码均相同：001010.15.两个用补码表示的二进制数相加时，和的符号位是将两个加数的符号位和来自最高有效数字位的进位相加，舍弃产生的进位得到的结果就是和的符号。
数字电子技术课后习题答案(全部)
第一章数制与编码1.1自测练习1.1.1、模拟量数字量1.1.2、（b）1.1.3、（c）1.1.4、（a）是数字量，（b）（c）（d）是模拟量1.2 自测练习1.2.1. 21.2.2.比特bit1.2.3.101.2.4.二进制1.2.5.十进制1.2.6.（a）1.2.7.（b）1.2.8.（c）1.2.9.（b）1.2.10.（b）1.2.11.（b）1.2.12.（a）1.2.13.（c）1.2.14.（c）1.2.15.（c）1.2.16.11.2.17.111.2.18.1.2.19.11011.2.20.8进制1.2.21.（a）1.2.22.0，1，2，3，4，5，6，71.2.23.十六进制1.2.24.0，1，2，3，4，5，6，7，8，9，A，B，C，D，E，F 1.2.25.（b）1.3自测练习1.3.1.1221.3.2.675.521.3.3.011111110.011.3.4.521.3.5.1BD.A81.3.6.1111.11101.3.7.38551.3.8.28.3751.3.9.100010.111.3.10.135.6251.3.11.570.11.3.12.120.51.3.13.2659.A1.4自测练习1.4.1.BCD Binaryl二—十进制码1.4.2.（a）1.4.3.（b）1.4.4.8421BCD码，4221BCD码，5421BCD1.4.5.（a）1.4.6.011001111001.10001.4.7.111111101.4.8.101010001.4.9.111111011.4.10.61.051.4.11.01011001.011101011.4.12.余3码1.4.13.XS31.4.14.XS31.4.15.1000.10111.4.16.1001100000111.4.17.521.4.18.110101.4.19.0101111.4.20.（b）1.4.21.ASCII1.4.22.（a）1.4.23.ASCII h ange美准码EBCDICExtende d BinaryCoded Decimal Interch ange Code 扩展二-十进制 1.4.24.10010111.4.25.ASCII1.4.26.（b）1.4.27.(b)1.4.28.110111011.4.29.-1131.4.30.+231.4.31.-231.4.32.-861.5 自测练习 1.5.1 略 1.5.2 11011101 1.5.3 01000101 1.5.4 11100110 补码形式 1.5.5 01111101 1.5.6 10001000 补码形式 1.5.7 11100010 补码形式 习题1.1 （a ）（d ）是数字量，（b ）（c ）是模拟量，用数字表时（e ）是数字量，用模拟表时（e ）是模拟量1.2 （a ）7, （b ）31, （c ）127, （d ）511, （e ）40951.3 （a ）22104108⨯+⨯+， （b ）26108108⨯+⨯+，（c ）321102105100⨯+⨯+⨯+（d ）322104109105⨯+⨯+⨯+1.4 （a ）212121⨯+⨯+, （b ）4311212121⨯+⨯+⨯+, （c ）64212+12+12+12+1⨯⨯⨯⨯（d ）9843212+12+12+12+12⨯⨯⨯⨯⨯ 1.5 2201210327.15310210710110510--=⨯+⨯+⨯+⨯+⨯,3210-1-221011.0112+02+12+12+02+12=⨯⨯⨯⨯⨯⨯, 210-18437.448+38+78+48=⨯⨯⨯⨯, 10-1-2163A.1C 316+A 16+116+C 16=⨯⨯⨯⨯1.6 （a ）11110, （b ） ,（c ） , （d ）1011 1.7 （a ） 0, （b ） 1111 1.8 110102 = 2610, 1011.0112 = 11.37510， 57.6438 = 71.81835937510， 76.EB 16 = 118.7510 1.9 1101010010012 = 65118 = D4916，0.100112 = 0.468 = 0.9816，1011111.011012 =137.328 = 5F.68161.10 168 = 1410，1728 = 12210，61.538 = 49.671875， 126.748 = 86.937510 1.11 2A 16 = 4210 = 2 = 528， B2F 16 = 286310 = 2 = 54578，D3.E 16 = 211.87510 = 11.11102 = 323.78， 1C3.F916 = 451 2510 = 011.111110012 = 703.76281.12 （a ）E, （b ）2E, （c ）1B3, （d ）349 1.13 （a ）22, （b ）110, （c ）1053, （d ）2063 1.14 （a ）4094, （b ）1386, （c ）49282 1.15 （a ）23, （b ）440, （c ）2777 1.16 198610 = = 00011001100001108421BCD ， 67.31110 = 1.010012 = 01100111.0011000100018421BC D ，1.183410 = 1.0010112 = 0001.00011000001101008421BCD ， 0.904710 = 0.1110012 = 0000.10010000010001118421BCD1.17 1310 = 000100118421B CD = 01000110XS3 = 1011Gra y， 6.2510 = 0110.001001018421B CD = 1001.01011000XS3 = 0101.01Gray，0.12510= 0000.000100100101 = 0011.010001101000X S3 = 0.001 Gray8421BCD1.18 101102= 11101 Gray，0101102 = 011101 Gray1.19 110110112 = 0010000110018421BCD，45610 = 0100010101108421BCD，1748=0010011101008421BCD，2DA16 = 0111001100008421BCD，101100112421B CD = 010100118421B CD，11000011XS3 = 100100008421B CD1.20 0.0000原= 0.0000反= 0.0000补，0.1001原= 0.1001反= 0.1001补，11001原=10110反=10111补1.21 010100原= 010100补，101011原= 110101补，110010原= 101110补，100001原=111111补1.22 1310 = 00001101补，11010 = 01101110补，-2510 = 11100111补，-90 = 10100110补1.23 01110000补= 11210，00011111补= 3110，11011001补= -3910，11001000补= -56101.24 100001110000011010101101010010010011001111 1001110010000101000001001000 1101001 1100111 1101000 0100000 1010110 1101111 1101100 1110100 1100001 1100111 11001011.25 010001010110000100000011110101000000110010 01101010101111101100101000101.26 BEN SMITH1.27 00000110 100001101.28 01110110 10001110第二章逻辑门1.1 自测练习2.1.1. （b）2.1.2. 162.1.3. 32, 62.1.4. 与2.1.5. （b）2.1.6. 162.1.7. 32, 62.1.8. 或2.1.9. 非2.1.10. 12.2 自测练习2.2.1. F A B=⋅2.2.2. (b)2.2.3. 高2.2.4. 322.2.5. 16，52.2.6. 12.2.7. 串联2.2.8. (b)2.2.9. 不相同2.2.10. 高2.2.11. 相同2.2.12. (a)2.2.13. (c)2.2.14. 奇2.3 自测练习2.3.1. OC，上拉电阻2.3.2. 0，1，高阻2.3.3. （b）2.3.4. （c）2.3.5. F A B=⋅, 高阻2.3.6. 不能2.4 自测练习1.29 TTL，CMOS1.30 Transis itor Transis tor Logic1.31 Complem entary Metal Oxide Semicod uctor1.32 高级肖特基TT L， 高级 肖特基T TL1.33 高，强，小1.34 （c）1.35 （b）1.36 （c）1.37 大1.38 强1.39 （a）1.40 （a）1.41 （b）1.42 高级肖特基TT L1.43 （c）习题2.1 与，或，与2.2 与门，或门，与门2.3 （a）F=A+B, F=AB （b）F=A+B+C, F=ABC （c）F=A+B+C+D, F=ABCD2.4 （a ）0 （b ）1 （c ）0 （d ）0 2.5 （a ）0 （b ）0 （c ）1 （d ）0 2.6 （a ）1 （b ）1 （c ）1 （d ）1 2.7 （a ）4 （b ）8 （c ）16 （d ）32 2.8 （a ）3 （b ）4 （c ）5 （d ）6 2.9 （a ）（b ） A B C D F 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 0 0 1 11112.10 Y AB AC =+2.11A B C Y 0 0 0 0 0 0 1 0 011A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 11110 1 1 11 0 0 01 0 1 11 1 0 01 1 1 12.122.13F1 = A(B+C), F2=A+BCA B C F1F20 0 0 0 00 0 1 0 00 1 0 0 00 1 1 0 11 0 1 1 11 0 0 0 11 1 0 1 11 1 1 1 12.142.15 （a）0 （b）1 （c）1 （d）02.16 （a）1 （b）0 （c）0 （d）12.17 （a）0 （b）02.18=⋅⋅⋅2.19 Y AB BC DE F=⋅⋅2.20 Y AB CD EF2.21 102.22 402.23 当TTL反相器的输出为3V，输出是高电 ，红灯亮。
数字电子技术课后习题答案
1.12 写出下图所示各逻辑图的输出函数表达式，列 出它们的真值表。
F1 F4
F2
F3
解： F1 AB F2 A B F3 BC
F 4 F1 F 2 F3
Z CF 4 C AB A B BC
C AB A B BC
C AB AB BC C AB AB B ABC
电路的驱动方程、状态方程和输出方程，画出电路
的状态表、状态图和时序图，说明电路能否自启动。
设各触发器的初始状态为0。
❖ 解：
驱动方程为： ❖
D1 Q1n ; D2 X Q1n Q2n
输出方程为： ❖
Y XQ1nQ2n XQ1nQ2n XQ1nQ2n XQ1nQ2n
❖ 状态方程为：Q1n1 D1 Q1n
输入 SD、RD 的波形图如下，试画出输出Q,
Q 对应的波形图。设触发器的初始状态为 Q=0, Q. 1
❖ 解：波形图如下图
不定
❖ 4.6主从JK触发器，已知CP、J、K的波形如下 所示，试画出Q对应的波形图。触发器的初始 状态为Q=0。
❖ 解：
CP为1时 输入端2 次变化，
❖ 4.7维持—阻塞边沿D触发器中，已知 CP, RD , SD , D
/0
/0
000
001
010
/1
/0
100
011
/0
❖ 2.卡诺图为
Q1nQ0n
Q2n
00 01
0 001/0 010/0
1 000/1 xxx/x
11
100/0 xxx/x
10
011/0 xxx/x
❖ 由卡诺图得电路的状态方程与输出方程为
❖
Qn1 0
Q2n Q0n
数字电子技术习题解答
数字电子技术习题解答一、化简下列逻辑函数，并画出F1的无竞争冒险的与非—与非逻辑电路；画出F2的最简与或非逻辑电路。
（每题8分，共16分）1. F1=B C A B A B C B A +++2. F2(A,B ,C,D)=Σm （2，3，6，10，14）+Σd （5，9，11）解：1、F1=BC ’+A(B ’+C ’)=((BC ’+AB ’+AC ’)’)’=((AB ’.)’(BC ’)’(.AC ’)’)’由卡诺图可知化简后的表达式不存在竞争冒险。
图略2、F2=((B ’C+CD ’)’)’二、如图2.1所示电路为TTL 电路，输入分别是A ，B ，C 。
试根据其输入的波形，画出对应的输出Y1，Y2的波形（忽略门的延迟时间）。
图 2.1解：对于Y1来说，由于电阻R1太大信号无法正确传输，故A 恒等于1，而R2、R3对信号的传输没有影响，所以Y1=BC ；对于Y2来说，当C=1时，三态门处于高阻态，这时Y2=A ’，当C=0时，三态门处于“0”、“1”逻辑状态，这时Y2=（AB ’）’。
根据以上分析画Y1、Y2的波形于上图。
ABC 00 01 11 10 0 11 1 1 1 00 01 11 101 1 11 1 d d d =1 & & ▽ Y2 Y1 R1 20K Ω R2 50Ω R3 100K Ω A B C A B C A B C Y1 Y2三、试设计一个按8421BCD 码计数的同步七进制加法计数器，由零开始计数。
1. 用JK 触发器实现; （10分）2. 用1片同步十进制计数器74LS160及最少的门电路实现.74LS160功能表及逻辑符号如图3所示。
（10分）Rd LD S1 S2 CP 功能0 X X X X 请零 1 0 X X 置数1 1 1 1 计数 1 1 0 1 X 保持1 1 1 0 X 保持图3解：1、根据题给8421BCD 码加法计数器要求，得状态转换表：Q 2 Q 1 Q 0 C0 0 0 0 0 0 1 00 1 0 00 1 1 01 0 0 0 1 0 1 0 1 1 0 1将状态方程与JK 触发器的特性方程比较，得驱动方程： J 2= Q 0Q 1 ，K 2=Q 1 J 1= Q'0Q ’2，K 1=Q ’0 J 0=(Q 1Q 2)’, K 0=1 输出方程：C=Q 1Q 2 图略，由设计过程可知任意态111将进入000，故电路可自启动。
数字电子技术习题及答案
第一章 数字逻辑基础1-1. 将下列的二进制数转换成十进制数（1）、1011，（2）、10101，（3）、11111，（4）、1000011-2. 将下列的十进制数转换成二进制数（1）、8，（2）、27，（3）、31，（4）、1001-3. 完成下列的数制转换（1）、（255）10=（ ）2=（ ）16=（ ）8421BCD（2）、（11010）2=（ ）16=（ ）10=（ ）8421BCD（3）、（3FF ）16=（ ）2=（ ）10=（ ）8421BCD（4）、（1000 0011 0111）8421BCD =（）10=（）2=（）161-4. 完成下列二进制的算术运算（1）、1011+111，（2）、1000-11，（3）、1101×101，（4）、1100÷100 1-5. 设：AB Y 1=，B A Y 1+=，B A Y 1⊕=。
已知A 、B 的波形如图题1-5所示。
试画出Y 1、Y 2、Y 3对应A 、B 的波形。
图题1-51-6选择题1．以下代码中为无权码的为 。
A . 8421BCD 码B . 5421BCD 码C . 余三码D . 格雷码2．以下代码中为恒权码的为 。
A .8421BCD 码B . 5421BCD 码C . 余三码D . 格雷码3．一位十六进制数可以用 位二进制数来表示。
A . １B . ２C . ４D . 164．十进制数25用8421BCD码表示为。
A.10 101B.0010 0101C.100101D.101015．在一个8位的存储单元中，能够存储的最大无符号整数是。
A.（256）10B.（127）10C.（FF）16D.（255）106．与十进制数（53.5）10等值的数或代码为。
A.(0101 0011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．矩形脉冲信号的参数有。
A.周期B.占空比C.脉宽D.扫描期8．与八进制数(47.3)8等值的数为：A. (100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)29. 常用的BCD码有。
数字电子技术习题答案
(1)Y = (A + B)(A + B)C + BC
ww w. kh
Y = ABC + ABC + B + C
答 案
Y = A + B + C = ABC
课 后
网
co
m
4．用卡诺图化简法将下列函数化为 最简与或形式。
(2)Y = AB+ AC + BC
课
后
答
案
(4)Y(A,B,C,D) = ∑(m0 ,m1,m2 ,m3,m4 ,m6 ,m8 ,m9 ,m10 ,m11,m14 )
01
11
10
Байду номын сангаас
m
5．将下列函数化为最简与或函数式。
Y = C D( A ⊕ B) + ABC + AC D
约束条件AB+CD=0 （2）Y（A，B，C，D）=Σ (m3,m5,m6,m7,m10)，给定约束条件为 m0+m1+m2+m4+m8=0 （3）Y（A，B，C，D）=Σ (m2,m3,m7,m8,m11,m14) 给定约束条件为: m0+m5+m10+m15=0。
da 课 后 答 案 网 ww w. kh w. co m
答案：
课
后
答
= A B C + A B C + A B C + ABC Y2
案
网
ww
(b) Y 1 = AB + BC + AC
w. kh
da
(a)Y = ABC + BC
w.
co
m
数字电路和数字电子技术课后答案解析第七章
第七章 时序逻辑电路1.电路如图P7.1所示，列出状态转换表，画出状态转换图和波形图，分析电路功能。
图P7.1 解：（1）写出各级的W.Z 。
D 1=21Q Q ，D 2=Q 1，Z=Q 2CP( 2 ) 列分析表( 3 ) 状态转换表（4）状态转换图和波形图。
Q 2 Q 1 D 2 D 1 Q 2n+1 Q 1n+1 Z 0 0 0 1 0 1 0 0 1 1 0 1 0 0 1 0 0 0 0 0 1 1 1 1 0 1 0 1Q 2 Q 1 Q 2n+1 Q 1n+1 Z 0 0 0 1 0 0 1 1 0 0 1 0 0 0 1 1 1 1 0 1CPCP Q 1 0 Q 1 0Z( b )Q 2 Q 1 /Z( a )01/011/1 10/100/0图7.A1本电路是同步模3计数器。
2. 已知电路状态转换表如表P7.1所示，输入信号波形如图P7.2所示。
若电路的初始状态为Q2Q1 = 00，试画出Q2Q1的波形图（设触发器的下降沿触发）。
解：由状态转换表作出波形图3. 试分析图P7.3所示电路，作出状态转换表及状态转换图，并作出输入信号为0110111110相应的输出波形（设起始状态Q2Q1 = 00）。
( a )表P7.1XQ2 Q10 10001101101/110/010/001/111/110/011/000/1Q2n+1 Q1n+1/ZCPXQ1 0Q2 0Z图P7.2CPXQ1 0Q1 0Z图P7.A2( b )解：（1）写W.Z 列分析表J 1 = XQ 2 1Q Q X K 1 = X( 2 ) 作出状态转换表及状态转换图（3）作出输出波形图：1 根据状态转换表，作出状态的响应序列，设y = Q 2Q 1 X ： 0 1 1 0 1 1 1 1 1 0 y n ： 0 02 1 0 2 13 3 3 y n+1： 0 2 1 0 2 1 3 3 3 0Z ： 1 1 1 1 1 1 1 0 0 12 根据状态响应序列画响应的输出波形。
数字电子技术课后习题答案
习题 2.1 2.2 2.3 2.4 2.5 2.6 2.7 2.8 2.9 与，或， 与 与门， 或门， 与门 （a）F=A+B, F=AB （b）F=A+B+C, F=ABC （c）F=A+B+C+D, F=ABCD （a）0 （b）1 （c）0 （d）0 （a）0 （b）0 （c）1 （d）0 （a）1 （b）1 （c）1 （d）1 （a）4 （b）8 （c）16 （d）32 （a）3 （b）4 （c）5 （d）6 （a） A 0 0 0 0 1 1 1 1 （b） A 0 0 0 0 0 B 0 0 0 0 1 C 0 0 1 1 0 D 0 1 0 1 0 F 1 0 0 1 0 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 1 1 0 1 0 0 1
1.17
第二章 逻辑门 2.1 自测练习 2.1.1. （b） 2.1.2. 16 2.1.3. 32, 6 2.1.4. 与 2.1.5. （d） 2.1.6. 16 2.1.7. 32, 6 2.1.8. 或 2.1.9. 非 2.1.10. 1 2.2 自测练习 2.2.1. 2.2.2. 2.2.3. 2.2.4. 2.2.5. 2.2.6. 2.2.7. 2.2.8. 2.2.9. 2.2.10. 2.2.11. 2.2.12. 2.2.13. 2.2.14. F = A⋅ B (b) 高 32 16，5 1 串联 (d) 不相同 高 相同 (a) (c) 奇
1.5 1.5.1 1.5.2 1.5.3 1.5.4 1.5.5 1.5.6 1.5.7
自测练习 略 11011101 01000101 11100110 补码形式 01111101 10001000 补码形式 11100010 补码形式
数字电子技术基础课后习题答案第7章习题答案
题7.1.1 可编程阵列逻辑（PAL）由、和组成。
答：输入缓冲器、与阵列、或阵列输出题7.1.2 通用阵列逻辑（GAL）由、和组成。
答：输入缓冲器、与阵列、或阵列输出逻辑宏单元题7.1.3 可编程阵列逻辑（PAL）可组成种典型的输出组态。
（A）2 （B）3 （C）4 （D）5答：C题7.1.4 通用阵列逻辑（GAL）的输出逻辑宏单元可组成种典型的输出组态。
（A）2 （B）3 （C）4 （D）5答：D题7.1.5 在系统编程器件（isp）和早期的EEPROM在编程方面，前者脱离了束缚。
（A）软件平台（B）编程器（C）电源（D）刷新电路答：B题7.1.6 单片通用阵列逻辑（GAL）的输出逻辑宏单元编程为寄存器组态时，只能应用在场合。
（A）同步时序电路（B）异步时序电路（C）复位电路（D）移位寄存器答：A、D题7.2.1 在系统可编程逻辑器件采用编程单元。
（A）E2CMOS （B）熔丝（C）SRAM （D）隧道型浮栅单元答：A题7.2.2 EPM7000S系列提供的共享乘积项有和。
（A）共享扩展（B）并联扩展（C）串联扩展（D）缓冲扩展答A、B题7.2.3 输入输出单元即可以编程为输入或输出，还可以编程为。
答：双向题7.2.4 编程I/O控制块输出缓冲器的输出电压摆率，可提供较高的。
（A）克服毛刺（B）并联扩展（C）转换速度（D）减低功耗答：C题7.2.5 ispLSI1000系列的ORP可提供GLB到IOC的信号。
（A）输入（B）中间（C）输出（D）时钟答：C题7.2.6 CPLD具有较高的性能，并具有如下特点。
（A）单片多系统（B）异步时序电路（C）动态刷新（D）丰富的查找表8081题7.3.1 现场可编程门阵列（FPGA ）静态时无 ，称之为 。
(A) 功耗 (B) 电流(C) 零功耗器件 (D) 有源器件答：A 、C题7.3.2 CPLD 的信号通路固定，系统速度可以 。
FPGA 的内连线是分布在逻辑单元周围，而且编程的种类和编程点很多，使布线相当灵活，但在系统速度方面低于 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《实用数字电子技术》第7章 习题答案
7、1 答:该存储器具有648bit 的容量
7、2 答:
(1) 64K 1bit 的存储单元数=641024 = 65536,该存储系统需要16根地址线,1根数据线。
(2)256K 4bit 的存储单元数=2561024 4 = 1048576,该存储系统需要18根地址线,4根数据线。
(3)1M 2bit 的存储单元数=10241024 2 = 2097152,该存储系统需要20根地址线,2根数据线。
(4) 128K 8bit 的存储单元数=12810248 = 1048576,该存储系统需要17根地址线,8根数据线。
7、3 答:所需要的RAM 芯片数=⎥⎥
⎤⎢⎢⎡⨯⎥⎥
⎤⎢⎢⎡d D n N , 其中⎡⎤x 表示大于等于的最小整数。
7、4
(1) 连线如下图所示。
(2) 当R/W=1,且地址为0011001100时,系统中第0与1个芯片被选中。
7、5 答:
(1) 该芯片有2544=1016存储单元。
(2) 该芯片每次访问4存储单元。
(3) 该芯片有8根地址线。
7、6
(1) 实现两个3bit 二进制相乘的乘法器需要的ROM 存储容量。
答:因为bit bit 384626
=⨯,则实现两个3bit 二进制相乘的乘法器需要的ROM 存储容量=384 bit 。
(2) 将8bit 二进制数转换成十进制数的转换电路(十进制数用BCD 码表示) 答:将8bit 二进制数转换成十进制数的转换电路需要30721228
=⨯bit 、
7、7
(1) 答: 电路连线路如下图所示,A0, A1, A2, A3作为余3码的输入, D0, D1, D2, D3作为8421BCD 码的输出, CE与OE接地,A4 =0时余3码转换为BCD码,A4 =1时,BCD码转换为余3码。
注:XXXX表示任意内容、
7、8
将芯片的地址输入A0, A1, A2, A3作为逻辑函数A, B, C,D的输入,D0,D1, D2, D3作为逻辑函数Y0, Y1, Y2, Y3的输出,其电路连线图如下:
EPROM
7、9
答:当ROM中的内容如表7、5所示时,其输出端电压波形图为:阶梯状的三角波。
7、10
采用一个 bit EPROM 芯片, A 0, A 1, A 2, A 3作为A 0, A 1, B 0, B 1的输入,D 0,D 1, D 2作为L 1, L 2, L 3的输出,电路连线图如下:
D
2
D
1
D 0
A 3 A 2
A 1 A 0CE OE
EPROM 16x3 bit
EPROM EPROM 地址 (A 3, A 2, A 1, A 0)
值 EPROM 地址
值 001 001 010
100。