synopsys数字前后端设计流程

synopsys数字前后端设计流程

数字前端设计流程（synopsys）流程

1. 设计输入1) 设计的行为或结构描述。2) 典型文本输入工具有UltraEdit- 32 和Editplus.exe.。3) 典型图形化输入工具-Mentor 的Renoir。

2. 代码调试1) 对设计输入的文件做代码调试，语法检查。2) 典型工具为Debussy。

3.前仿真1)功能仿真2)验证逻辑模型(没有使用时间延迟)。

4.综合1)把设计翻译成原始的目标工艺2) 最优化3) 合适的面积要求和性能要求

5. 布局和布线1) 映射设计到目标工艺里指定位置2) 指定的布线资源应被使用3) 采用Altera 公司的QuartusII 和MaxplusII、Xilinx 公司的ISE 和Foudation 布局和布线

6.后仿真1)时序仿真2) 验证设计一旦编程或配置将能在目标工艺里工作（使用时间延迟）3)所用工具同前仿真所用软件。

7. 时序分析

8. 验证合乎性能规范1) 验证合乎性能规范，如果不满足，回到第一步。

9. 版图设计1) 验证版版图设计。2) 在板编程和测试器件。

数字后端设计流程

1. 数据准备Foundry 厂提供的标准单元、宏单元和I/O Pad 的库文件，它包括物理库、时序库及网表库，分别以.lef、.tlf 和.v 的形式给出。前端的芯片设

计经过综合后生成的门级网表，具有时序约束和时钟定义的脚本文件和由此产

生的.gcf 约束文件以及定义电源Pad 的DEF 文件。

2. 布局规划。主要是标准单元、I/O Pad 和宏单元的布局。

3. Placement -自动放置标准单元

4. 时钟树生成(CTSClock tree synthesis)时钟网络及其上的缓冲器构成了时钟树。