终端匹配电阻对FPGA输出差分信号影响

终端匹配电阻对FPGA输出的差分信号的影响测试

测试1：终端匹配电阻对LVDS信号的影响

测试条件：FPGA输出差分信号，经过3米/10米长的超5类网线传输，使用示波器观察不同的终端匹配电阻（DS90LV048接收端对信号的并联电阻）下信号情况。CH1、CH2接差分信号，信号F1=CH1-CH2。

1）：3米长的网线、100欧姆终端匹配电阻

10米长的网线、100欧姆终端匹配电阻

2）：3米长的网线、220欧姆终端匹配电阻

10米长的网线、220欧姆终端匹配电阻

3）：3米长的网线、470欧姆终端匹配电阻

10米长的网线、470欧姆终端匹配电阻

4）：10米长的网线、无终端匹配电阻，开路。