《超大规模集成电路设计导论》第8章：全定制设计方法

典型系统是BEAR -- 采用模板枚举匹配和启发式算法 -- 限于复杂性只能枚举4个模块 首次提出用解析法求解布局问题 边勾链数据结构和另一种解析法（势能函数） FRACT -- 基于BEAR的BBL系统 布图表示成为关键
2014-12-10
22
Slicing 结构 和 Non-Slicing 结构
2014-12-10 24
新一代的BBL问题

九十年代中针对甚大规模和分级设计的需要提 出，希望优化时延、面积、噪声和功耗。
考虑插入缓冲单元的互连规划的布图规划。 满足多种约束：芯片宽长比、多边形模块、多 边形芯片外框、固定方位模块、固定位置模块、 固定障碍等。 可应用于晶体管级的布局问题（另加约束）。 多采用随机优化方法：模拟退火、遗传进化等。
2014-12-10
31
设计方法与设计成本、集成度的关系
设计成本
人工 半自动 全自动
集成度
a0
a1
2014-12-10
32
设计模式的选择
大批量的产品，如微处理器，存储器等 宜采用全定制设计方法。 小批量 ASIC 产品则采用半定制的门阵列 或宏单元阵列设计方法。 单件、批量很小的产品、试验电路则采 用FPGA设计方法。 电性能要求较高，而批量较小的产品， 或中批量产品则采用标准单元设计方式。
表一 各种设计模式的版图结构
单元外形 单元类型 单元布局 连 线 全定制 可变 可变 可变 可变 设计模式 标准单元 门阵列 固定高度 不变 可变 固定 按行 固定 可变 可变 FPGA 不变 可编程 固定 可编程
2014-12-10
27
表二 不同的设计模式的芯片面积、性能和掩膜制作方式
全定制 小 高 全部 设计模式 标准单元 门阵列 较小 中等 较高 中等 全部 金属连线及孔 FPGA 大 低 不需要
全定制设计中往往需要手工参与：由于 设计系统的复杂性、结构灵活性、性能 的约束性，人的经验是计算机所无法取 代的。 手工参与设计的实质是在各个设计层次 上，人工干预和协调各种 EDA 工具的应 用，目的是取得设计的最高效率和最好 结果。

2014-12-10 8
全定制设计流程
设计说明 功能设计要求 功能设计
4
2014-12-10
二、模块性

模块有明确定义的物理接口：模块名称、功
能、层类、尺寸与外部互连端点的数目，名
称及位置等。如目前广泛使用的IP模块。

模块性有助于设计人员明确问题并做出文件 接口。每个人只设计芯片的一部分。
2014-12-10
5
三、规则性

规则化：是指模块内部可以随功能不同而不同，但 模块间的接口如电源、地线、时钟线、总线等是公 共的。 方法及优点：采用单元重复的方法是结构化设计的 一种好方法，这样既简化设计，又减少错误，同时 使结构规则化。
规则化的层次：规则化可以在设计层次的所有级别 上存在。
2014-12-10 6


四、局部性
通过对模块接口的很好定义，可以有效 地使该模块的内容变得对任何外部接口 不再重要，可以将每个模块看作一个黑 盒子。设计时不关心模块内部的情况， 这样减少了模块表现的复杂性。
2014-12-10
7
五、手工参与
第八章 全定制设计方法
清华大学计算机系
1
2014-12-10
§1 全定制电路的结构化设计特征
结构化设计是由 Mead 和 Conway 首先提出来
的，其目的是让系统设计者能够直接参加
芯片设计以实现高性能系统。在结构化设
计中采用以下几方面的技术。
2014-12-10
2
一、层次性：
原因：由于系统规模很大，设计复杂性 很高，层次式设计可以降低设计复杂性。 层次式设计分类： 自底向上（bottom-up) 自顶向下 (top-down) 两者结合 层次式设计方法：系统划分与布图规划
O(n)*
CBL
O(n)

搜索空间 binary tree SP 存储量 (bits) binary tree SP
BSG
O-tree
CBL
O(n!2) C(n2,n) O(n!22n-2/n1.5) O(n!23n-7)

BSG
O-tree
CBL
n(6+[lgn]) 2n[lgn] n(n-1+[lgn]) n(2+[lgn]) n(3+[lgn])
(芯片设计成本 ) (单个芯片生产成本 ) 总产量 C 芯片上晶体管数 总产量
当产量很低时，第一项设计成本起主要 作用，当产量很高时，单个芯片生产成 本起主要作用。
2014-12-10 30
设计方法、设计规模与成本
图中给出设计成本与集成度的关系。当 规模较小时，人工设计质量高，但成本 并不高。但当规模大时，人工设计成本 迅速增加而显示出自动设计的优越性。 而半动设计在a0、a1区显示出其低成本的 优越性。
Baidu Nhomakorabea
2014-12-10 17
BBL布图设计特点


优点：布图密度高、布图灵活、设计性 能高，它是一种很理想的设计方法。 难点：自动化比较困难， BBL 的布图算 法和布图系统较其它设计方法复杂，目 前还没有一个很成功的实用系统。但是， 目前从 SOC 设计的需要出发，必须要研 究这种基于各种IP模块的设计方法。
S ' O(m(n / m)2 cm2 ) O(n2 / m cm2 )
两者工作量之比为： S ' / S 1 / m C(m / n)2 由于 m<<n，所以其工作量大约是原来的 1/m。分级设计会损失掉一些布图变量。
2014-12-10 21
§3 BBL布图规划与布局


2014-12-10
25
§4 不同设计方法比较

设计方法的选择与芯片性能要求、产品上 市时间以及产品产量有关。 用户可以根据自己对产品性能、批量大小 和上市时间的要求，选择相应的设计方法。
表1设计模式在版图结构上的差别。 表2设计模式芯片面积、性能及制造方法上的不同。
2014-12-10 26


Slicing 结构 数据表示容易 通道定义方便 计算复杂性较低

Non-Slicing 结构 布图密度更高 处理特殊问题较方便 日益受到重视
2014-12-10
23
各种不同模型的比较

计算复杂性 binary tree SP
O(n) O(n2)
BSG
O(n2)
O-tree
布图规划
寄存器传输级设计
寄存器模块的逻辑设计
测试图形生成
电学参数
逻辑单元的电路设计
设计规则
单元版图设计与验证
芯片版图设计 测试数据输出 芯片版图验证
掩膜版数据输出
2014-12-10
9
§2 几种全定制设计方法
• 基于几何图形的交互版图编辑 • 符号法 • 积木块自动布图
10
2014-12-10
一、交互图形编辑：
芯片面积 芯片性能 制作掩膜
2014-12-10
28
设计成本、质量、时间
设计成本、质量、时间是相互制约的。如 果设计一个高质量的版图，需要付出较高 的成本，同时设计时间较长。反之，如果 要求低成本和较短设计时间，那么往往要 在设计质量上作出某些让步。
2014-12-10
29
设计的产量与成本
芯片生产中平均每个管子的成本C可用下 式表示：
版图验证包括：设计规则检查、电学规 则检查、版图与原理图对照检查以及电 路网表提取，版图寄生参数提取和后模 拟。
2014-12-10 12

二、符号法版图设计方法
符 号 法 版 图 设 计 方 法 （ symbolic layout approach）是一种半自动设计方法： （1）使用晶体管、通孔和连线的符号进行 输入和编辑并产生一个拓扑版图。 （2）根据给定的设计规则将拓扑版图转换 成物理版图。 （3）版图压缩，以优化版图面积。

2014-12-10 3

系统划分：在功能设计与寄存器级设计完成后，
将模块划分成合适的单元组合，然后分别对单元电 路进行逻辑级、电路级乃至版图级的设计。划分的 关键是评价函数的确定。

布图规划：与全定制设计功能级并行的工作是芯
片面积的规划，称为布图规划，其目的是为每个模 块确定一个布图面积的大小及在芯片上的相对位置。 在布图规划中，只是在较高层次上完成了对软模块 的形状和大小的估计，以及它们的引线端的分配。
13
2014-12-10
符号法版图设计的特点
符号法版图设计方法保持了交互图形编 辑方法所具有的较高布图密度和灵活性 的优点，且由于设计规则是由符号法版 图编辑器维持的，用户在操作时不需要 考虑，因而大大降低了设计工作量。
2014-12-10
14
三、积木块自动设计
积木块自动布图（Building Block Layout） 又称为任意形状单元布图，简称作 BBL。 它是基于单元库的一种最为灵活的设计方 式。限于实现的困难，大部分的 BBL 模式 单元版图都为矩形，它们可被安置在芯片 的任何位置上。

2014-12-10 33
交互图形编辑方法是一种人工设计方法： 绘图、显示、插入、移动、删除、复制、 拉伸等命令。 联机的的设计规则检查功能。 开窗、缩放、窗口移动。 设计性能高、版图质量高、效率低，设 计周期长。
2014-12-10 11
设计检查

由于手工设计方法不可避免地会产生错 误。因此，必须在版图编辑后进行版图 验证。
18
2014-12-10
BBL布图方法的改进


目前可以有非矩形的模块，如 L 型、 T 型 的形状。
问题的表示方法、布图规划、布局、布 线算法的研究也在不断进行。 考虑延迟、功耗、噪声串扰等约束以及 将布局与布线同时考虑的算法等。

2014-12-10
19
BBL自动设计的算法复杂性
由于 VLSI 电路的规模和复杂性，一次设计 成功的难度太大，通常：

布局的复杂性在O（n2）到O（n4）之间
布线在O（n logn）到O（n2）之间当n（问 题的规模）很大时，计算时间会相当长。
2014-12-10
20
采用分级设计策略可有效地降低复杂性
以布局为列，若原来复杂性为S=O(n2)， 划分为m个子模块，分级后先对模块内进 行布局，然后对整个芯片进行布局，则 总的复杂性为：
2014-12-10
15
积木块自动布图
压焊块 第一层金属 第二层金属
通 孔
数据通路
P LA
I/O 随 机 逻 辑
ROM/ RAM A/D转换
2014-12-10
16
BBL布图分类
有通道：BBL模式下的布线区域比较复杂， 未被模块占用的芯片空间为布线区。通 常要先把它们划分成矩形的通道区，然 后再按一定次序逐个进行布线，此时模 块上面不能走线。 无通道：随着多层布线工艺的出现，模 块上允许有三层以上的走线，出现了 “ 跨 单 元 布 线 ” （ Over the Cell Routing）技术。它使得布线区域大大减 小。