大规模集成电路设计与验证

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
第一章 Solaris操作系统 及Cadence软件简介
Solaris 基本操作 登录 基本命令操作
列表 删除文件、文件夹 复制文档 移动文档
Cadence 软件简介
第二章 TOP-DOWN设计流程
优点
编程容易前后端分离 及时纠错 减少重复设计提高IP复用率 自动化程度高 有效减少设计周期
DesignCompiler Ambit -------------
VSS -------------
SE
------------Verilog_XL VSS
-------------
Diva Dracula -------------
HHspice Star_sim -------------
流片
数字集成电路设计流程
第三章 RTL级硬件描述语言源程序 的Ambit综合
Ambit启动界面
第三章 RTL级硬件描述语言源程序 的Ambit综合
综合库加载
第三章 RTL级硬件描述语言源程序 的Ambit综合
设计文件输入
第三章 RTL级硬件描述语言源程序 的Ambit综合
时序约束
第三章 RTL级硬件描述语言源程序 的Ambit综合
设计综合及优化
Βιβλιοθήκη Baidu
第四章 数字系统的自动布局布线流程
SE环境
第四章 数字系统的自动布局布线流程
布局布线库文件
LEF
GCF
第四章 数字系统的自动布局布线流程
布局布线库输入
第四章 数字系统的自动布局布线流程
设计网表输入
第四章 数字系统的自动布局布线流程
初次布局
第四章 数字系统的自动布局布线流程
Matlab仿真
ASIC综合约束 标准单元仿真库
管级模型库
COSSAP仿真
C语言仿真
HDL代码设计
HDL行为级仿真
yes
ASIC逻辑综合
no
综合后仿真OK?
yes
标准单元布 局布线
no
版图后仿真OK?
yes
版图DRC&LVS
no
版图后管子级仿真 OK?
yes
Matlab COSSAP SPW -----------Active-HDL Modelsim VSS Verilog_XL ------------
电源、地等特殊信号的布线
第四章 数字系统的自动布局布线流程
全局布线
第四章 数字系统的自动布局布线流程
全局布线
第五章 设计验证
DRC ERC LVS
定制IO布局
第四章 数字系统的自动布局布线流程
定制IO布局
第四章 数字系统的自动布局布线流程
电源、地的优先布线
第四章 数字系统的自动布局布线流程
电源、地的优先布线
第四章 数字系统的自动布局布线流程
Cell的放置
第四章 数字系统的自动布局布线流程
Cell的放置
第四章 数字系统的自动布局布线流程
相关文档
最新文档