Quartus原理图设计

合集下载

QuartusII讲义2_顶层文件设计与波形仿真

QuartusII讲义2_顶层文件设计与波形仿真一、顶层原理图文件的设计。

（60分钟）（一）继续流水灯的实验，将已经编译通过的clk.v和led.v文件生成为模块，在原理图中引用这些模块。

并添加输入输出管脚，生成一个完整地zled.bdf文件。

1、新建一个项目名为zled。

（自己完成）2、向新建的项目中添加文件：选择文件：3、打开文件：4、对当前打开的文件创建模块单元操作：创建完成：5、使用同样的方法，添加led.v并创建模块。

6、新建一个顶层原理图文件：7、在空白处双击左键，进入模块选择窗口：在对话框中，选择project子目录下的clk，单击ok将其放置在空白处。

8、同样方法，将led模块加入到文件中。

9、添加输入输出管脚。

同样是双击空白处，在name对话框中输入input，所见如下：单击ok将其放置在原理图文件中。

使用同样方法，输入output将输出管脚也引入。

10，用同样的方法，改变output为light[7..0]。

12、保存顶层文件为zled.bdf。

至此我们就完成了整个顶层原理图的输入和连接工作。

如果要更改任意一个模块的程序，只需双击该模块，就进入了他的文本编辑窗口，可以直接进行修改，改完后保存变异即可接收更改信息。

接着进行仿真和下载。

（二）编译项目在一个项目中，编译器只对顶层文件进行编译的，本项目中顶层文件是zled.bdf。

单击2、单击ok后，就进入了波形仿真窗口3、在管脚区域（红方框内）单击右键。

在弹出的菜单中选择4、在弹出的对话框中单击5、在下图中，选择filter下拉框中的pin unassigned(如果已经绑定了管脚则选择pin assigned)，然后单击listy中。

7、在insert node or bus对话框中单击ok即可将所有的管脚添加到波形仿真文件中。

8、添加引脚之后的波形文件如下所示：9、编辑输入文件。

添加引脚之后，再编辑输入引脚，就可以利用simulation tool来方针得到我们的输出波形。

Quartus原理图输入法指南

6
二、形成原理图设计文件
1、建立原理图设计文件从菜单File→New进入，在6种设计输入法中选择原理图输入法，单击OK，即可进入原理图编辑器
提示：硬件实验课程要求如此
7
2、编辑原理图设计文件 ⑴元件的选择与放置 *可在Symbol对话框中选择元件，单击OK
提示： *弹出Symbol方法：双击鼠标左键、工具条… *元件库包含系统库和 Project库两类 *Project库由用户自定义符号文件(.bsf)组成 *亦可在编辑区用Copy 及Paste命令实现选择
*在编辑区可移动元件，放置到合适的位置管脚类型，使工具箱相应连接线有效 *在源处按下鼠标左键、移至目标处、松开鼠标左键即可
提示： *连接线有3种：Node、 Bus、Conduit *所连接的源端、目标端元件管脚类型应相同 *应避免移动元件时产生多余交叉点 *工具箱有多种功能
提示：修改原理图文件后，必须重新编译、生成仿真网表
19
⑵进行功能仿真 *在对话框的Simulator input中输入仿真波形文件名 *在对话框中单击Start，即可开始功能仿真 *在对话框中单击Report，可查看、核对输出波形
20
五、对原理图设计文件进行硬件测试
1、器件设置及引脚锁定
⑴器件设置 [该步骤可缺省] *从菜单Assignments→Device进入，可重新选择器件 *单击Device & Pin Options…，可配置Unused Pins状态等
提示：有多种方法触发编译开始
*编译结束时，会报告警告或错误的统计情况 *编译出错时，按Message提示修改错误，直至编译通过
13
四、对原理图设计文件进行时序仿真

QUARTUS使用及原理图设计

QUARTUS使用及原理图
电子信息工程学院
20
3.编译设计文件
QuartusⅡ软件中的编译类型有全编译和分步编译两种。全编译的过程包括分析与综合（Analysis & Synthesis
）、适配（Fitter）、编程（Assembler）、时序分析 (Classical Timing Analysis)这4个环节，而这4个环节各自对应相应的菜单命令，可以单独分步执行，也就是分步编译。
（1）实例Instances，能够被展开成低层次模块或实例；
（2）原语Primitives，不能被展开为任何低层次模块的低层次节点；
（3）引脚Pin，当前层次的I/O端口，如果端口是总线，也可以将其展开，观察到端口中每一个端口的信号；
（4）网线Net，是连接节点的连线，当T”
(2) 输入信号节点。
图4-8 从SNF文件中输入设计文件的信号节点
QUARTUS使用及原理图
电子信息工程学院
最后点击“OK”
图4-9 列出并选择需要观察的信号节点
用此键选择左窗中需要的信号进入右窗
QUARTUS使用及原理图
电子信息工程学院
(4) 设定仿真时间。
(3) 设置波形参量。
全编译操作简单，适合简单的设计。对于复杂的设计，选择分步编译可以及时发现问题，提高设计纠错的效率，从而提高设计效率。
QUARTUS使用及原理图
电子信息工程学院
21
3.编译设计文件
RTL阅读器：在设计的调试和优化过程中，可以使用RTL阅读器观察设计电路的综合结果，同时也可以观察源设计如何被翻译成逻辑门、原语等
电子信息工程学院
60
10
设计流程归纳

QuartusII开发原理图+

2.1 Quartus Ⅱ软件简介
➢ 输出系统测试组件。 ➢ 输出生成系统基于存储器映射和组成的
定制软件开发套件(SDK)。 SOPC Builder使设计者能够集中精力在用户逻辑设计上，无需手工完成系统集成任务从而提升了系统性能。
2.1 Quartus Ⅱ软件简介
3．在设计周期的早期就对IO引脚进行分配和确认 QuartusⅡ软件可以进行预先的I／
2.2.2 用原理图方法设计2-4译码器
图2.14 摆放好所有元器件 (3)连接各元器件并命名，有节点标识
2.2.2 用原理图方法设计2-4译码器
原理图和图表模块编辑时所用到的工具按钮，如图2.15所示。熟悉这些工具的基本性能，可以大大提高设计速度。
图2.15 编辑工具按钮
2.2.2 用原理图方法设计2-4译码器
2.2.2 用原理图方法设计2-4译码器
图2.9 器件类型设置
2.2.2 用原理图方法设计2-4译码器
（4）结束设置单击图2.8中的“Next”按钮后进入
最后确认的对话框，如图2.9所示。从图中可以看到建立的工程名称、选择的器件等信息，如果无误的话，单击 “Finish”按钮，出现如图2.10所示的窗口，在资源管理窗口中可以看到新建的名称“2_4decoder”工程。
图2.22 列出输入/输出节点
2.2.2 用原理图方法设计2-4译码器
（3）在图2.22界面中单击“>>”按钮，则将所有输入/输出复制到右边的一侧。也可以只选择其中的一部分，根据情况而定，如图2.23所示。
图2.23 选择输入/输出节点
2.2.2 用原理图方法设计2-4译码器
（4）在图2.23界面中单击“OK”按钮后，返回“Inter Node or Bus”对话框。此时，在“Name”和“Type”栏里出现了 “Multiple Items”，如图2.24所示。

FPGA轻松学习用QuartusII通过原理图完成与门电路设计

FPGA轻松学习用QuartusII通过原理图完成与门电路设计打开QuartusII软件，程序主界面如下：1，新建一个工程点击File——>New Project Wizard，打开创建新工程向导，这里你将完成工程的基本设定选项。

1，Project name and directory——工程的名称与目录2，Name of the top-level design entity——顶层设计实体的名称3，Project files and libraries——项目文件与库4，Target device family and device——目标设备的族类5，EDA tool settings——EDA工具设定这里一般设定好工程名称和目录，顶层设计实体名称以及目标设备族类就可以了，其他的暂时直接使用默认项就可以了。

2，新建一个设计文件通过点击File——>New打开新建文件选择框，由于我们这里使用原理图描述实现的，则文件类型选择Design Files——>Block Diagram/Schematic File，就新建了一个原理图文件，将其保存起来，注意命名要跟前面设置的顶层设计实体名称相同。

3，编写设计文件接下来开始在文件中绘制原理图，这里首先完成与门的添加，点击左侧工具栏中的Symbol Tool按钮，打开Symbol选择框，选择primitives——>logic——>and2，点击OK后即可在原理图中添加一个2输入的与门了。

在同样通过Symbol Tool中的加入和primitives——>pin——>output加入输入和输出引脚，然后在原理图中把他们用Orthogonal Node Tool即导线连接起来，双击输入输出引脚，为他们设定好名字，pinA，pinB，pinC，就完成了原理图中的设计。

4，编译（分析综合）点击Processing——>Start——>Start Analysis & Synthesis，进行分析综合，就好像是对程序进行编译，等待片刻，如果没有错误，编译报告会输出出来。

QuartusII及其原理图设计

1、需要5GB空间 2、需要关闭杀毒软件（所以最好是断网安装） 3、安装过程中选择路径中最好不要有中文，下划线等
QuartusII及其原理图设计
3
QUARTUS II 设计开发流程
QuartusII及其原理图设计
4
QUARTUS II 文件格式介绍
QuartusII及其原理图设计
5
QUARTUS II –图表和原理图编辑器
QuartusII及其原理图设计
25
QUARTUS II –原理图设计例子
QuartusII及其原理图设计
26
QUARTUS II –原理图设计例子
QuartusII及其原理图设计
27
QUARTUS II –原理图设计例子
QuartusII及其原理图设计
28
QUARTUS II –原理图设计例子
QuartusII及其原理图设计
41
编译注意
要查找器件的资料，确保管脚定义，及其管脚工作状态注意总线的画法和定义
注意同步清零和异步清零的方法
QuartusII及其原理图设计
42
QUARTUS II –习题一
1-3 基于Quartus II软件，用部分积右移方式设计实现一个 4位二进制乘法器，选择合适的器件，画出电路连接
QuartusII及其原理图设计
47
QUARTUS II –习题一
1-9 用D触发器构成按循环码(000-001-011-111-101100-000)规律工作的六进制同步计数器。 1-10 用74194、74273、D触发器等器件组成8位串入并出的转换电路，要求在转换过程中数据不变，只有当8位一组数据全部转换结束后，输出才变化一次。

QuartusII原理图设计

QuartusII原理图设计一．实验项目Quartus II原理图设计二．实验目的1.学习EDA集成工具软件Quartus II的使用；2.熟悉基于PLD的EDA设计流程；3.学会使用原理图设计小型数字电路；4.掌握对设计进行综合、仿真、指定引脚和配置下载的方法。

三．实验设备及工具Quartus II 18.1四．实验内容与步骤0、准备工作：创建Quartus II项目菜单“File/New Project Wizard”,逐步设置：工作目录、项目名和实体名；是否添加设计文件；选择器件；是否使用第三方EDA工具。

1、设计输入：采用原理图输入方式新建文件（菜单File/New...）选择原理图文件类型（Block Diagram/Schematic File），扩展名*.bdf放置器件：在原理图的空白处双击鼠标左键（或者工具按钮）->选择元件库->选择元件->双击放置元件放置端口：input、output连线：将鼠标移到一个端口，则鼠标自动变为‘¬’形状。

一直按住鼠标的左键并将鼠标拖到第二个端口。

放开左键，一条连接线就画好了。

连线需要转折，则松开鼠标按钮，再按下按钮继续拖动即可。

修改端口名称：注意，一个设计中不允许有重复的端口名。

保存文件：最好先建一个子目录，指定文件名，把文件保存在这个目录下。

2、编译、综合在Processing菜单选择Start Compilation项（或者紫色的编译按钮），则自动进行编译，并且软件左侧出现Status状态窗口，给出编译步骤和执行进度。

若设计无错误，则给出编译报告和其他处理步骤的报告。

若有错误，则根据错误提示修改设计文件，重新编译。

3、进行仿真：功能仿真、时序仿真新建“激励信号”的波形文件：（菜单File/New...）选择波形文件类型（Wector Waveform File），扩展名*.vwf，打开波形编辑窗口选择要仿真的节点：在“Name”列空白处，右键菜单，如上图所示。

北邮数电实验Quartus原理图输入法设计与实现

北京邮电大学实验报告Quartus原理图输入法设计与实现学院：信息与通信工程学院班级：姓名：学号：一、实验名称：Quartus II 原理图输入法设计二、实验任务要求：1.用逻辑门实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。

2.用实验内容一中生成的半加器模块和逻辑门实现一个全加器，仿真验证其功能，并下载到实验板上测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。

3. 用3 线-8 线译码器（74LS138）和逻辑门设计并实现相应的函数，仿真验证其功能，并下载到实验板上测试。

要求用拨码开关设定输入信号，发光二极管显示输出信号。

二．设计思路与过程：真值表：1 1 1 1 1(3)逻辑函数为F=C B A +C B A +C B A +CBA，真值表如下A B C F0 0 0 10 0 1 10 1 0 10 1 1 01 0 0 01 0 1 01 1 0 01 1 1 1运用数字电路中所学习的知识，可以简单设计出半加器，全加器和译码器的实验原理图。

运行并观察仿真结果。

在菜单中选择Pin 项，将自己的输入信号与输出信号与实验板的引脚进行绑定。

将其成功下载后，便可以在实验板上实现相应的功能。

三．实验原理图：1.半加器：2.全加器：3.译码器：四．仿真波形图：1. 半加器：2.全加器：3.译码器：五．仿真波形分析：1. 半加器：半加器是能实现两个1 位二进制数相加求得和数及向高位进位的逻辑电路，加数和被加数分别用a,b 表示，求得的和与向高位进位用变量s,c 来表示。

易得c=ab，s=a⊕b，故只有当a,b 同时为高位时，c才输出高位，只要当a,b 不同时，则s 输出高位。

波形与理论完全符合。

2. 全加器：全加器是实现两个1 位二进制数及低位来的进位相加（即将3 个二进制数相加）求得和数及向高位进位的逻辑电路。

，由其原理易得，s=a⊕b⊕ci ，（a⊕b）c= ci+ab,将理论与波形图对比，完全符合。

QuartusII使用-原理图输入步骤

检查错误信息
下载完成后，检查是否有错误信息，如有需要，根据错误提示进行相应的处理。
谢谢观看
配置引脚分配
根据目标板上的可用引脚，为设计中的各个模块分配引脚。
开始编译
点击“开始编译”按钮，Quartus II将开始对原理图进行编译。
在编译过程中，可以实时查看编译进度和状态信息。
查看编译结果
01
编译完成后，Quartus II将显示编译结果，包括成功、警告和错误信息。
02
根据编译结果，检查是否存在错误或警告，并相应地调整设计
或编译设置。
如果存在错误，可以查看错误详细信息，以便定位问题并进行
03
修复。
06
下载到 FPGA 设备
选择合适的下载方式
JTAG
通过JTAG接口进行下载，适用于大多数FPGA设备。
USB Blaster
使用USB Blaster进行下载，适用于Altera FPGA设备。
PCIe
通过PCIe接口进行下载，适用于某些高性能FPGA设备。
导出文件
将原理图导出为所需的文件格式，如PDF、PNG等。
02
创建新项目
选择合适的项目类型
数字逻辑设计
适用于基本的数字逻辑电路设计，如门电路、触发器等。
微处理器设计
适用于基于微处理器的系统设计，如单片机、DSP等。
FPGA设计
适用于基于FPGA的硬件设计，如数字信号处理、图像处理等。
嵌入式系统设计
03
打开原理图编辑器
启动原理图编辑器
打开Quartus II软件，点击"File"菜单，选择"New" -> "Schematic File"。

QuartusII原理图设计方法

§ 2.1
四、时序仿真设计文件
2、设置仿真时间
Quartus II原理图输入法
执行Edit-End Time…命令，设置合适的时间
§ 2.1
四、时序仿真设计文件
2、设置仿真时间
Quartus II原理图输入法
执行Edit-Grid Size…命令，设置合适的时间
§ 2.1
四、时序仿真设计文件
Quartus II原理图输入法
1quartusii原理图输入法quartusii设计软件界面如图1所示图1quartusii软件界面一quartusii设计流程介绍与maxplus软件一样quartusii软件的开发流程也概括为设计输入设计编译设计仿真和设计下载等过程下面分别加以描述
实验二 QuartusⅡ原理图输入设计法
QuartusⅡ原理图输入设计法学习：
§ 2.1
1）元件的选择与放置
Quartus II原理图输入法
2.编辑输入原理图文件
元件放置完成
§ 2.1
2）连接各个元件符号
Quartus II原理图输入法
2.编辑输入原理图文件
把鼠标移置一个input元件连接处，单击鼠标左键，移到要与之相连的非门元件
的连接处，松开鼠标即可连接两个要连的元件如图2.24所示
§ 2.1
五、生成元件符号
Quartus II原理图输入法
生成的符号存放在本工程目录下，文件名BiJiaoQi，文件后缀名.bsf
选择器件的封装形
式、引脚数目和速
度级别约束可选器选择Cyclone系列件的范围。
图2.5 选择器件对话框
§ 2.1
Quartus II原理图输入法
一、Quartus II设计流程介绍 5）图2.6 询问是否选择其他EDA工具

EDA技术与应用讲义第3章原理图输入设计方法 QUARTUS II版本

功能比ISE少一些，可以从xilinx网站下载
有了HDL语言后？
硬件设计人员的工作过程
已经类似与
软件设计人员，那么
这种模式的好处是？
让我们先看看原来是如何做的－>
Compiler Netlist Extractor （编译器网表提取器）
❖ The Compiler module that converts each design file in a project (or each cell of an EDIF Input File) into a separate binary CNF. The filename(s) of the CNF(s) are based on the project name. Example
电路的模块划分
❖ 人工根据电路功能进行模块划分
❖ 合理的模块划分关系到
1. 电路的性能 2. 实现的难易程度
❖ 根据模块划分和系统功能确定： PLD芯片型号
模块划分后，就可以进行具体设计了
设计输入
一般EDA软件允许3种设计输入：
1. HDL语言 2. 电路图 3. 波形输入
图形设计输入的过程
件电路图设计 5. 综合调试 6. 完成
设计的几个问题
❖ 如何组织多个设计文件的系统？，项目的概念。
❖ 时钟系统如何设计？
❖ 电路的设计功耗
❖ 高速信号的软件和硬件设计
The end.
以下内容为正文的引用，
可不阅读。
常用EDA工具软件
❖ EDA软件方面，大体可以分为两类：
1. PLD器件厂商提供的EDA工具。较著名的如：
❖ 第三方工具软件是对CPLD/FPGA生产厂家开发软件的补充和优化，如通常认为Max+plus II和Quartus II对 VHDL/Verilog HDL逻辑综合能力不强，如果采用专用的 HDL工具进行逻辑综合，会有效地提高综合质量。

quartusII输入原理图及仿真步骤

quartusII输⼊原理图及仿真步骤
在Quartus II中输⼊原理图以及实现仿真是学习基本数字电路的好⽅法。

下⾯以⼀个基本的D锁存器为例，在quartus II 13.0中⼀步⼀步来实现原理图输⼊以及仿真过程。

1，创建⼯程
指定⼯程名字以及顶层⽂件名
跳过。

我⽤的是⼩梅哥的AC620开发板，按下⾯的图进⾏选择：
因为输⼊原理图以及⽤波形⽂件来仿真，所以EDA⼯具-simulation中选None
点finish，完成⼯程创建。

随后，创建⼀个波形⽂件。

选择nand2，⼆个输⼊的与⾮门，依次添加四个and2和⼀个⾮门not
通过⼯具栏上⾯输⼊输出⼯具，以及连线⼯具，设计出以下的电路图。

保存电路图为：
启动分析与综合，编译原理图⽂件。

如果有编译错误，修改原理图，直到没有错误。

也要检查警告信息，看是否连线连接正确。

编译后，⽤rtl viewer，可以看到下⾯硬件电路图。

创建vwm格式波形⽂件，输⼊激励源。

插⼊Node和bus后，得到下⾯的波形
通过⼯具栏上⾯⼯具按钮，编辑输⼊Clk和D信号。

产⽣时钟信号：
⽤⿏标选择D，Q信号Q_n,，进⾏编辑,编辑好后，运⾏功能仿真。

功能仿真后的波形，满⾜D latch的时序，全编译后，也可以运⾏时序仿真。

1、Altera Quartus II 教程(基于Altera DE2板和原理图设计)

不管是何种 FPGA，同一片 FPGA，如果使用不同的编程配置数据，就可以产生不同的电路功能，因此其使用非常灵活。
目前，FPGA 的主要发展动向是：随着大规模 FPGA 器件的发展，系统设计进入“片上可编程系统”（SOPC）的新纪元；芯片朝着高密度、低压、低功耗方向挺进；国际各大公司都在积极扩充其 IP（知识产权）库，以优化的资源更好的满足用户的需求，扩大市场；特别是引人注目的所谓 FPGA 动态可重构技术的开拓，将推动数字系统设计观念的巨大转变。
Altera Quartus II 入门教程
（基于Altera DE2 板和原理图设计）
广东工业大学自动化学院电子信息科学与技术系
1
徐迎晖
2009 秋
目录
一、FPGA 简介 ............................................................................................ 1 二、DE2 板及 Altera 公司产品简介........................................................... 4 三、Quartus II 使用基础 .............................................................................. 8
四、设计实例 ..................................................................................... 33
功能要求............................................................ 33 设计思路............................................................ 34 方案设计............................................................ 34 详细设计............................................................ 36 设计的实现 .......................................................... 37 评价与改进 .......................................................... 41

Quartus II原理图设计1

• Table 6-52.
• • • • • • • • • • • • • • • • • • •
4-input,8-bit multiplexer
module vrmux4in8bc(YOE_L,EN_L,S,A,B,C,D,Y); input YOE_L,EN_L; input[1:0] S; input[1:8] A,B,C,D; output[1:8] Y; reg [1:8]Y; always @(YOE_L or EN_L or S or A or B or C or D) begin if(~ YOE_L==1'b0) Y=8'bz; else if (~EN_L==1'b0) Y=8'b0; else case (S) 2'd0:Y= A; 2'd1:Y=B; 2'd2:Y=C; 2'd3:Y=D; default :Y=8'bx; endcase end endmodule
• Table 6-22
• • • • • • • • • • • • • • • • • • • • • • • • • • module vr74x138b(G1,G2A_L,G2B_L,A,Y_L); input G1,G2A_L,G2B_L; input [2:0] A; output [0:7] Y_L; reg G2A,G2B; reg [0:7] Y_L,Y; always @(G1 or G2A_L or G2B_L or A or Y_L) begin G2A=~G2A_L; G2B=~G2B_L; Y_L=~Y; if(G1 & G2A & G2B) case (A) 0:Y_L=8'b10000000; 1:Y_L=8'b01000000; 2:Y_L=8'b00100000; 3:Y_L=8'b00010000; 4:Y_L=8'b00001000; 5:Y_L=8'b00000100; 6:Y_L=8'b00000010; 7:Y_L=8'b00000001; default: Y_L=8'b00000000; endcase else Y_L=8'b00000000; end endmodule

QuartusII操作入门——全加器设计

实验1 QuartusII操作入门——全加器设计友情提示：实验做完后请保存到您的U盘中，以便后续实验要用。

另外，请保存实验报告中要用到的屏幕截图。

1．1 实验目的熟悉使用QuartusII的基本操作方法，利用原理图输入设计方法设计1位全加器。

1．2 实验内容1位全加器原理如图1(A)所示,图1(B)是其逻辑符号图。

图1（A）原理图图1（B）符号图按照QuartusII基于逻辑符号图的设计方法，完成图1(A)的输入、编译、波形仿真。

1．3实验步骤：（1）启动QuartusII，为本设计建立一个工程的框架。

➢在QuartusII中，任何一项设计任务都是一项工程（PROJECT）。

点击“File / New Project Wizard”，弹出如下图对话框。

点击“Next”……➢接着，弹出如下图对话框。

✧在第一栏（工程的工作路径）中，输入一个路径及文件夹名。

本工程产生的各种设计文件将存放在该文件夹下。

注意，不要用中文作路径名和工程名。

✧在工程名称一栏中，输入工程名称。

此处将其命名为Fulladd。

✧在工程的顶层设计名一栏中输入顶层设计名。

注意，顶层设计名要与工程名相同。

➢点击“Finish”，完成建立工程的框架。

如果你输入的工作路径不存在，将弹出对话框，询问是否创建此工作路径。

点击“是”即可。

（2）在工程中加入顶层设计文件。

一个工程必须有一个顶层设计，在顶层设计中可以调用底层设计，从而形成一种逐层调用的层次结构。

点击“File/New”，弹出对话框。

选择“Block Diagram/Schematic File”，点击“OK”，于是新建了一个图形文件，其临时名称为Block1.bdf。

点击“File/Save as”，将其保存为“Fulladd.bdf”，如下图所示。

“Fulladd.bdf”就是顶层设计文件。

（3）在“Fulladd.bdf”中绘制逻辑原理图。

➢放置元件以放置一个异或门为例，双击编辑区空白处，弹出如下对话框，在“Name”栏输入xor ，点击“OK”。

quartus2的原理图设计及应用

Quartus2的原理图设计及应用1. 介绍Quartus2是一款由Intel（原Altera）公司开发的用于FPGA（现场可编程逻辑门阵列）设计的集成开发环境（IDE）。

它提供了丰富的工具和功能，使得原理图设计和FPGA应用开发变得更加易于实现。

本文将介绍Quartus2的原理图设计流程以及其在实际应用中的一些常见用途。

2. Quartus2的原理图设计流程Quartus2的原理图设计流程主要包括项目创建、电路图绘制、电路仿真和综合、布局与布线以及生成最终的比特流文件等步骤。

2.1 项目创建在Quartus2中创建一个项目是第一步，可以通过选择项目名称、项目文件夹路径等信息来进行项目设置。

在项目创建时，需要选择目标FPGA器件的型号和设计目标等参数，以便Quartus2能够进行正确的综合和布局布线。

2.2 电路图绘制在项目创建完成后，可以使用Quartus2提供的电路图设计工具来进行电路图绘制。

电路图设计工具提供了丰富的元件库和线连接工具，可根据需求绘制各种逻辑电路和模块。

2.3 电路仿真与综合完成电路图绘制后，可以使用Quartus2提供的仿真工具对设计的电路进行仿真，并验证其功能和性能。

通过仿真结果，可以进一步调整和优化电路设计。

在电路仿真验证通过后，可以进行综合操作，将电路转化为FPGA的可编程逻辑。

Quartus2的综合工具会根据目标FPGA器件的特性和约束，生成逻辑元件的门级描述。

2.4 布局与布线综合完成后，需要进行布局和布线，将逻辑元件映射到FPGA的实际物理位置上，并通过连线完成逻辑之间的连接。

Quartus2的布局布线工具会根据目标FPGA 器件的布局规则和约束，自动完成布线。

2.5 生成比特流文件布局布线完成后，最后一步是生成最终的比特流文件（bitstream），该文件包含了FPGA的配置信息。

生成比特流文件后，可以通过下载到目标FPGA器件上进行验证和调试。

3. Quartus2在实际应用中的常见用途3.1 数字逻辑设计Quartus2广泛应用于数字逻辑设计领域，可用于设计各种逻辑电路，如加法器、多路选择器、寄存器等。

2.实验二 QuartusII原理图输入法层次化设计

fadd instab cs co实验二 QuartusII 原理图输入法层次化设计一、实验目的1. 掌握原理图文件的设计方法2. 掌握调用模块设计原理图文件的方法3. 掌握原理图文件层次化设计的方法二、实验器材计算机与QuartusII 工具软件三、实验原理1、按照原理图设计法的步骤操作，根据图1设计一个一位全加器，编译仿真通过后，把fadd.bdf 文件生成fadd.bsf 符号文件，以备在项目二中调用该符号。

2、按图2设计一个四位二进制加法器，设计原理图前，需将1中的fadd.bdf 和fadd.bsf 文件复制到此项目目录下四、实验步骤（一）设计一位全加器1. 在D 盘下新建文件夹：D:\fadd2. 新建项目fadd ：1）打开QuartusII2）File →New Project Wizard …… 3）选择项目文件夹路径：D:\fadd 4）输入项目名和文件名：fadd 5）点击“Next ”，直到最后。

3. 建立原理图文件fadd ：1）File →New2）选择第二项：Block Diagram/Schematic File 4. 画电路图（见图1）1）选择器件：GND 、vcc 、74151、input 、output 。

2）连线：节点线。

3）修改输入输出名称。

输入：a 、b 、c 。

输出：s 、co 。

5. 保存设计图形文件。

Save ：路径（D:\fadd ） 6. 点击图标，对文件进行编译。

如有错误，重复第4、5步。

7. 执行File →Create/Update →Create Symbol Files for Current File 命令，生成符号文件hadd.bsf 。

（二）设计四位二进制加法器1、在D盘下新建文件夹：D:\add42、将项目（一）中的fadd.bdf和fadd.bsf文件复制到此项目目录下3、新建项目add4：a)打开QuartusIIb)File→New Project Wizard ……c)选择项目文件夹路径：D:\add4d)输入项目名和文件名：add4e)点击“Next”，直到最后。

Quartus原理图输入法设计三人表决器实验

Quartus2原理图输入法(上机实训)原理图输入法设计三人表决器实验一：Quartus II 7.2 启动___________•方法一、直接双击桌聞上的图标Lawd，可以打开Quartus IT 7.2 ：•方法二、执行：【开始【程序】一(Alteral - [Quartus II 7. 2] - (Quartus II 7. 2 TalkBack Install]菜单命令，可N打开软件°•启动软件后，甘你的电脑没有Internet互联网，会岀现提示，提示你没有连接到Altera的官方网站*将无法获得更新的资潞f点击瞪确定d继续，因为这不影响软件的正常使用・二Quartus II 7.2 软件界面"Lx -gggp isfcirn 4詰4仝：- • ”ZL」J 土Quartus II 7.2软件的狀认启动界面如下图所示，由标题栏、菜单栏、常用工具栏、整源管理窗口* 程序编译或仿真运行状态的显示窗口、程序編译或仿頁的结果显示窗口和工程編辑T作区组成・三:Quartus II 7.2软件使用：_. ^I C E SC："' S■--仕n_1.新建项目工程使用Quartusl门.2设计一个数字逻辑电路，并用时序波形图对电路的功能进行仿真，同时还可以将设计正确的电路下载到可编程的逻辑器件(CTLD、FPGA)中.因软件在完成密个设计、编译.仿真和下载等这些丁.作过程中，会有很多相芸的文件产生，刃了便于管理这些设计文件・我们在设计电踣Zllih先骡建立一个项口工程(NewProject)・幷设瓷好这个工稗能正常工作的相关条件和坏境・建立工程的方法和步骤如下:（1）先建一个文件夹。

就在电脑本地硬盘找个地方建一个用于保存下一步工作中要产生的工程项目的文件夹.注意，文件夹的命名及其保存的路径中不能育中文字符.（2）再开始建立新项目工程・方法如右图点击：［File］菜单，选择下拉列衰中的［New Project Wizard...J 令・打开建立新项目工程的向导对话框。