数电复习资料56课时

3.由4位二进制计数器74LS161和8选1数据选择器74LS152构成的电路的如图，假设74LS161初始状态Q3Q2Q1Q0=0000，请画出在CP作用下，输出端的波形，并说明的功能。
4.分析如图所示电路，74HC153为数据选择器，试74HC153的输出表达式、写出Z的逻辑表达式，列出真值表，说明电路的逻辑功能。
逻辑电路中各数据输入端的值，画出完善的逻辑电路图。
解：1）写出电路输出函数F1、F2的逻辑表达式，并说明该电路功能。
该电路实现全减器的功能功能。
2）假定用四Байду номын сангаас数据选择器实现该电路的逻辑功能，请确定给定逻辑电路中各数据
输入端的值，完善逻辑电路。
3.3线-8线译码器74LS138逻辑功能表达式为 ， ，……， ， ，正常工作时，S1=1,S2=S3=0。1、试写出Z1和Z2的逻辑函数式。
(2)分别写出下列各电路的逻辑表达式，图1由TTL门电路构成,图2由CMOS门电路构成
(3)填充表格:
37.74HC153为四选一数据选择器，Z=______;
38.化简逻辑函数的方法，常用的有公式化简法和卡诺图化简法。
39.已知函数 ，反函数 =（A+ ） ，对偶式 =（ +B） 。
40．若要构成七进制计数器，最少用3个触发器，它有1个无效状态。
33.下图所示波形是一个进制计数器的波形图。
34.如果TTL的输入端开路，相当于接入高电平(高电平，低电平)。
35.描述时序逻辑电路的三个方程分别是输出方程、激励方程和状态方程。
36.(1)分别写出图（a）、（b）、（c）所示电路中的输出函数表达式：
Y1=__________________________、Y2=______________________________、Y3=_____________________。
24.A/D转换过程包括取样，保持，量化，编码等步骤。A/D转换过程中，被采样信号最高频率f=20KHz，则采样脉冲的频率至少要。
25.电路如图,则F1=；F2=；F3=。
26．若 ，则它的对偶式为 = (A+B)(C+D)。
27．数字电路在稳态时，电子器件(如二极管，三极管)处于开关状态，即工作在饱和区和截止区。
5．试画出如图所示电路在输入波形CP、 及D作用下Q1及Q2的输出波形．
设电路初态Q1Q2=11，且不计传输时延．
解：
6.分析图示电路的逻辑功能，写出电路的驱动方程、状态方程，画出电路的状态转换图和输出波形，初始态Q2Q1=00。
7．试分析如图所示的时序逻辑电路，要求：
（1）列出驱动方程、状态方程
（2）Q2、Q1、Q0状态表，画出状态图
41．在555定时器组成的施密特触发器、单稳态触发器和多谐振荡器三种电路中，电路能自动产生脉冲信号，其脉冲周期T≈。
42.用555定时器组成的三种应用电路如图所示，其中图（a）、（b）、（c）分别对应的电路名称是（a），（b），（c）。
43．欲对160个符号进行二进制编码，至少需要8位二进制数；16路数据分配器，其地址输入端有个；2n选1的MUX，其地址端有______个，其数据输入端有_________个．
(2)试用一片数据选择器74LS151实现组合逻辑函数
Y =f（A，B，C）=∑m(0,1,2,3,4,5)
四、时序逻辑电路分析
1.图示电路是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路，74LS161具有同步置数功能，ROM中的数据见右下表所示。
（1）说明图中的74LS161构成几进制计数器，画出状态转换图
9.8位移位寄存器，串行输入时经8个CP脉冲后，将得到8位数据的并行输出；欲将其串行输出，需经15个CP脉冲后，数码才能全部输出。
10．(63)10=(3F)16= (77)8= (111111)2。
11．寻址1M×16的内存单元需要用20根地址线，4根数据线。
12．RS触发器的特性方程为 ，其约束条件为SR=0。
51.有自然二进制数码为10001，其相应的十进制数为______，相应的16进制数为_____，相应的8421BCD码为_____________,若将此二进制数字量输入到参考电压为- 64V的D/A变换电路中，其相应的输出模拟量 =_______。
52.逻辑函数 的最小项标准形式为∑m( _________)。
13．JK触发器的特性方程 ;D触发器的特性方程 = ;T触发器的特性方程 。
14．正逻辑中，高电平表示1，低电平表示0。
15．时序逻辑电路通常由组合逻辑电路和存储电路两部分组成。
16．共阴极的LED数码管应与输出高电平有效的显示译码器匹配。
17．共阳极的LED数码管应与输出低电平有效的显示译码器匹配。
（3）画出在CP脉冲作用下三个触发器的状态信号和Y的波形图,设三个触发器的初态均为0。
解：（1）驱动方程：J0=K0= 1J1=K1= J2=K2=
（2）状态表
Q2nQ1nQ0n
Q2n+1Q1n+1Q0n+1
000
001
001
010
010
011
011
100
100
101
101
110
110
111
111
000
28．某逻辑函数F的卡诺图如图所示，则F=BD+C。
29.设计一个8分频电路，至少需要个触发器。
30.现场可编程门阵列FPGA芯片的主要供应厂商有Altera、Xilinx和LATTICE等。
31.对15个信号进行编码时，需要使用的二进制代码的位数为4位。
32.JK触发器实现D触发器的功能时，应该使J=D，K= 。
解：（1）A＝0时：Z＝X＋Y＝0111；W＝Co＝0；
（2）A＝1时： ＝0100； ；
（3）电路功能为有符号数求和运算（加减运算）：
；
5.用74283及门电路构成一位8421 BCD码加法器
解：大于9或有进位输出，就加6同时输出进位
6.数据选择器74LS151如图所示。
(1)求图电路的输出逻辑表达式；
1 1 1 0
1 1 1 1
1 1 1 1
0 0 0 0
0 0 1 1
0 1 0 0
0 1 0 1
1 0 1 0
1 0 0 1
1 0 0 0
1 1 1 1
1 1 0 0
0 0 0 1
0 0 1 0
0 0 0 1
0 1 0 0
0 1 1 1
0 0 0 0
CP脉冲
2.D触发器和JK触发器组成的逻辑电路及其输入端的波形如下图所示，试画出Q1、Q2端的波形。设初态为Q1=Q2=1。
49.写出下图Y0~Y4的表达式
50.由四位并行进位加法器74LS283如图所示，当A=0时，X3X2X1X0=0111，Y3Y2Y1Y0=0100，Z3Z2Z1Z0=_____________，W=_____________。
电路功能为有符号数求和运算（加减运算）： ；
A＝0时：Z＝X＋Y＝1011；W＝Co＝0；
18．某逻辑函数F的卡诺图如图所示，则F=。
19.“逻辑相邻”是指两个最小项只有一个因子不同，而其余因子相同。
20.在数字系统中，所有的运算都可以分解成和两种操作。
21.TTL电路如图,则F1= ; F2= ;F3=A+B。
22. CMOS电路的阈值电压为。
23.现场可编程门阵列FPGA主要由IOB、CLB、互连资源和SRAM组成。实现逻辑函数时，CPLD是基于乘积项，FPGA基于查找表。
数字电子技术典型题选
一、填空题
1．在数字电路中，逻辑变量的值只有2个值，即0和1。
2．在逻辑函数的化简中，合并最小项的个数必须是2n个。
3．组合逻辑电路的输出仅取决于该电路当前的输入信号,与电路原来的状态无关。
4．TTL三态门的输出有三种状态：高电平、低电平和高阻态状态。
5．基本的逻辑关系有逻辑与，逻辑或，逻辑非。
4.由四位并行进位加法器74LS283构成下图所示电路：
（1）．当A=0时，X3X2X1X0=0011，Y3Y2Y1Y0=0100求Z3Z2Z1Z0=?，W=?
（2）当A=1时，X3X2X1X0=1001，Y3Y2Y1Y0=0101求Z3Z2Z1Z0=?，W=?
（3）写出X(X3X2X1X0)、Y(Y3Y2Y1Y0)、A与Z(Z3Z2Z1Z0)、W之间的算法公式，并指出其功能。
（2）试画出在CP信号连续作用下的D0输出的电压波形
地址输入
数据输出
A3 A2 A1 A0
D3D2D1 D0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
46．如图所示电路的逻辑表达式 ，F=1时的全部输入变量取值组合有12个．
47．如下图所示的组合逻辑电路中的74138为3线-8线译码器，写出如图所示电路中各输出函数的最简与或表达式：F1= ;F2= 。
48.下图是某ROM存储阵列的点阵图，A3、A2、A1、A0为地址线，D3、D2、D1、D0为数据线。试分别写出D3、D2、D1关于A3、A2、A1、A0的逻辑表达式。图中的点‘·’表示在行线和列线交叉处连接了存储元件。
4.化简下列逻辑函数
（代数法）
（卡诺图法）
三、组合逻辑电路的分析
1、4选1数据选择器74LS153的功能表达式为：
试写出下图电路输出z的逻辑函数式。 + +