集成电路工艺原理试卷A

电子科技大学2012 - 2013学年第二学期期末考试A 卷
课程名称：集成电路工艺考试形式：闭卷考试日期：2013年05月13日考试时长：120 分钟课程成绩构成：平时30 %，期中%，实验%，期末70 %
本试卷试题由 4 部分构成，共 6 页。

一、填空题（共12分，共6题，每题
2分）
1、集成电路是把电阻、电容、二极管、晶体管等多个元器件制作在上，并具有的电路。

2、集成电路的发展趋势：芯片性能不断提高；芯片可靠性；芯片成本。

3、在硅的热氧化中，三种氧化方式的氧化速率不同，其中干氧氧化速率湿氧氧化速率；水汽氧化速率湿氧氧化速率。

4、在半导体硅中，掺入化学元素B杂质形成型半导体，掺入化学元素P形成型半导体。

5、LPCVD的意思是，Poly-Si的意思是。

6、STI的意思是，FOX的意思是。

二、简答题（共56分）
1、请描述硅的热氧化；并回答硅热氧化的工艺目的。

（8分）
2、请回答离子注入的概念。

（8分）
3、请回答光刻的概念及光刻胶的用途。

（8分）
4、请写出干法刻蚀过程（8个步骤）。

（8分）
5、请回答PECVD的概念，并写出PECVD SiO2的化学反应式及沉积温度（注：使用硅烷SiH4）。

（8分）
学院 姓名 学号 任课老师 考场教室__________选课号/座位号
………密………封………线………以………内………答………题………无………效……
第 3 页 共 6 页
6、请回答溅射的概念及溅射的优点。

（8分）
7、请描述“早期基本的3.0μm CMOS 集成电路工艺技术”中NMOS 管之间的LOCOS 隔离原理。

（8分）
三、计算题（共14分）
1、已知某台分步重复式光刻机的紫外光源的波长为365nm、其光学系统的数值孔径为0.7、工艺因子为0.7，试计算该设备光刻的最小线宽。

（7分）
2、在P型〈100〉衬底硅片上，进行磷离子注入，形成N-WELL。

已知衬底掺杂浓度为2.4×1014cm-3，注入能量：180KEV（R P≈7700Å、△R P≈1200Å）注入剂量：3.6×1013cm-2，试计算磷离子注入分布的最大掺杂浓度N max和注入结深。

（注：［2ln5000］1/2≈4）（7分）
四、画图题（共18分）
在“早期基本的3.0μm CMOS集成电路工艺技术”中，有7大工艺步骤：1）双阱工艺；2）LOCOS
学院姓名学号任课老师考场教室__________选课号/座位号
………密………封………线………以………内………答………题………无………效……
隔离工艺；3）多晶硅栅结构工艺；4）源/漏（S/D）注入工艺；5）金属互连的形成；6）制作压点及合金；7）参数测试。

请写出其中的多晶硅栅结构工艺和源/漏（S/D）注入工艺的具体工艺流程，并画出多晶硅栅结构工艺和源/漏（S/D）注入工艺所对应的器件制作剖面图及其对应的版图（注意：版图要标出亮区或暗区；剖面图要标出各区名称）。

（18分）
第5 页共6 页。