高速数字系统设计-科大版

14
Moore’s Law
Dr. Gordon E. Moore is one of The new breed of electronic engineers, He earned a B.S. degree in chemistry from the Univ. of California and a Ph.D. degree in physical chemistry from the California Institute of Technology. He was one of the founders of Fairchild Semiconductor and has been director of the research and development lab. since 1959.
关键的性能瓶颈：CPU主频、内存访问速度以及I/O访问速度之间的发展差距
2012/2/13
中国科技大学 快电子学 安琪
19
Intel® Core™ Duo Processor Microprocessor Architecture
2012/2/13
中国科技大学 快电子学 安琪
20
Intel® Pentium® processor Extreme Edition 955
32 纳米Westmere晶圆
2012/2/13
中国科技大学 快电子学 安琪
25
进军22nm工艺
32nm 2009： Westmere系列：6核，2010 普及， 2011： SandyBridge：嵌入6代GPU 22nm 2011： IvyBridge，在结构上和 SandyBridge保持一致； 2012： 第二代的Haswell 系列， 预计将第一次出现八核 处理器。
2012/2/13
中国科技大学 快电子学 安琪
32
时序设计比较
数据来源：Mentor Graphics “Advanced Routing Techniques: The Importance of Timing”, April 2003
2012/2/13 中国科技大学 快电子学 安琪 33
信号电平发展趋势
中国科技大学 快电子学 安琪
2012/2/13
23
INTEL的45nm技术-多核CPU
2012/2/13
中国科技大学 快电子学 安琪
24
Intel 第一个32nm处理器：Westmere
6核 （11.7亿个晶体管） 首次在同一封装中嵌入了GPU DDR3内存 频加速技术（Turbo Boost） 超线程技术 高级加密标准（Advanced Encryption Standard, AES）指令，以便实现更快 速的加密和解密。
李玉山 李丽平 等译，电子工业出版社，2004.10
Digital Signal Integrity: Modeling and Simulation with Interconnects & Packages
By Brian Young
Printed Circuit Board Design Techniques for EMC Compliance
High-Speed Digital Design Seminar EDN 杂志 “Signal Integrity” 专栏作家
“High-Speed Digital Design” 论坛
2012/2/13 中国科技大学 快电子学 安琪 8
其它参考书目（1）
High-Speed Digital System Design — A Handbook of Interconnect Theory and Design Practices
Paul S. Otellini －President & Chief Operating Officer, Intel
Βιβλιοθήκη Baidu
摩尔定律指的是 系统性能的提高，而 不仅仅指半导体。
Processing Power
Decreasing Costs
2012/2/13
中国科技大学 快电子学 安琪
18
多核多线程是目前处理器的发展方向
顾海洲 马双武 著， 清华大学出版社
Perfect Timing—A Design Guide for Clock Generation and Distribution
By CYPRESS Inc.
2012/2/13 中国科技大学 快电子学 安琪 10
Why
We must understand “Signal Integrity” in high speed digital design
FPGA输入输出（I/O）管脚模型 连接器模型 PCB连线的传输线模型 Mentor Graphics ICXTM和HyperLynx@设计工具：SI分析
Multi-Gigabit Data
FPGA
Virtex-II ProTM
FPGA
Virtex-II ProTM
2012/2/13
28
时钟频率发展趋势
2012/2/13
中国科技大学 快电子学 安琪
29
电路系统的时钟频率分布
PCB板级系统
2012/2/13 中国科技大学 快电子学 安琪 30
Future Perspectives
2012/2/13
中国科技大学 快电子学 安琪
31
芯片之间的信号连接
速度 500M LVDS
2012/2/13 中国科技大学 快电子学 安琪 26
Moore’s Law的描述
2012/2/13
中国科技大学 快电子学 安琪
27
Intel’s Tera-Scale Research Prepares for Tens, Hundreds of Cores
1012（万亿）
2012/2/13
中国科技大学 快电子学 安琪
By Stephen H. Hall, Garrett W. Hall & James A. McCall
中文版： “高速数字系统设计” －互连理论和设计实践手册 伍 微 等译，机械工业出版社，2005.3 Signal Integrity: Simplified
By Eric Bogatin
中文版：信号完整性分析
By Mark I. Montrose
MECL System Design Handbook
By MOTOROLA Inc.
2012/2/13 中国科技大学 快电子学 安琪 9
其它参考书目
The Circuit Designer’s Companion
By Tim Wiliams 中文版：电路设计技术与技巧 周玉坤 靳济方 徐 宏 等译 电子工业出版社，2006.5
Signal Integrity Issues & Printed Circuit Board Design By Eric Bogatin 中文版：信号完整性问题和印刷电路板设计 刘雷波 赵岩 译，机械工业出版社，2005.8 高速数字电路设计与噪声控制技术
谢金明 编著， 电子工业出版社
PCB电磁兼容技术－设计实践
2012/2/13 中国科技大学 快电子学 安琪 4
What is Signal Integrity ?
2012/2/13
中国科技大学 快电子学 安琪
5
教材
2012/2/13
中国科技大学 快电子学 安琪
6
作者简介
35
2012/2/13
中国科技大学 快电子学 安琪
7
参考书目
Dr. Howard Johnson http://www.sigcon.com Howie03@sigcon.com
高速数字系统设计
2012-2-13
2012/2/13
中国科技大学 快电子学 安琪
1
授课老师
安琪
武杰
2012/2/13
中国科技大学 快电子学 安琪
2
联系方式
安琪： 近代物理系 快电子学实验室 办公室：近代物理楼 506室 电话： 3601925
Email： anqi@ustc.edu.cn
课件： 研究生教育/网络教学平台/课程展示/理学院
中国科技大学 快电子学 安琪
40
System on Chip: SoC
ASIC SoC
FPGA
2012/2/13
中国科技大学 快电子学 安琪
41
技术仍在不断发展
The semiconductor industry moves from “more Moore” to “more than Moore.”
2012/2/13
中国科技大学 快电子学 安琪
3
课程目的与内容
本课程不讨论任何具体的数字电路设计，它的重点是介绍和解 释与高速数字系统设计中相关的电路基本理论和模拟电路原理。这 些电路基本理论和模拟电路原理都与高速数字系统的信号传输时如 何保证“信号完整性（Signal Integrity）”的理论、方法和技术 相关。 课程学习特别强调高速数字系统中“无源元件”的行为。这些 无源元件包括了电路板（PCB）、接线、芯片封装，甚至是电路板 上的一个过孔，或是一个接地垫片。在低速时它们可能根本不起眼， 但在高速应用时却直接影响着电路的性能，甚至决定着系统的工作 与否。 “信号完整性（Signal Integrity）”概念将在本课程中贯穿始终， 我们所讨论的一切均都是为了保证在高速数字系统设计中信号的完 整性。
2012/2/13
中国科技大学 快电子学 安琪
34
总线系统的发展趋势
PCI Express RapidIO
2012/2/13
中国科技大学 快电子学 安琪
35
PCB板设计复杂性呈加速发展
2012/2/13
中国科技大学 快电子学 安琪
36
高密度PCB板设计
2012/2/13
中国科技大学 快电子学 安琪
Intel@Pentium4 Processor Extreme Edition die
2012/2/13 中国科技大学 快电子学 安琪 21
最新的Moore’s Law描述
（十亿）
2012/2/13
中国科技大学 快电子学 安琪
22
INTEL的45nm技术和四核CPU
更小晶体管，性能更强大
2007 年 1 月初，英特尔率先研制出了世界第一款 45 纳米 CPU，是 15 款45 纳米处理器产品中的“老大”。英特尔 45 纳米技术能够使晶体管切换速度提升 20% 以上，并使晶体管门泄漏率降低超过 10 倍。 这一晶体管技术的新突破将推动着英特尔在台式机、笔记本电脑及服务器的 处理器速度方面不断开创新高。它还将确保摩尔定律在未来十年内继续发挥效力。 与英特尔® 65 纳米技术相比，英特尔 45 纳米技术的密度增加了一倍，它在 相同的芯片空间中纳入了近两倍数量的晶体管。这样，双核处理器就拥有了超过 4 亿个晶体管，而四核处理器中的晶体管数量则超过了 8 亿。
数据来源：Intel
中国科技大学 快电子学 安琪 15
2012/2/13
Moore’s Law的描述
2012/2/13
中国科技大学 快电子学 安琪
16
Moore’s Law的描述
2012/2/13
中国科技大学 快电子学 安琪
17
“Moore’s Law remains a fundamental enabler of our growth, & it’s alive and well at Intel. But the way we and our customers look at Moore’s Law has changed. Moore’s Law isn’t just about more transistors. It’s also about how creatively you use those transistors.
37
嵌入式无源元件设计
2012/2/13
中国科技大学 快电子学 安琪
38
FPGA-on-Board Integration
2012/2/13
中国科技大学 快电子学 安琪
39
例： RocketIO Design Kit
Xilinx & Mentor Graphics 仿真PCB 板上FPGA之间数千兆位（Multi-Gigabit）数据的传输
?
2012/2/13
中国科技大学 快电子学 安琪
11
The Intel 4004 Processor
2012/2/13
中国科技大学 快电子学 安琪
12
Pentium@4
3.8 GHz
2012/2/13
中国科技大学 快电子学 安琪
13
Intel’s Processors
2012/2/13
中国科技大学 快电子学 安琪