实验五集成计数器与移位寄存器

合集下载

移位寄存器及其应用实验报告

移位寄存器及其应用实验报告1. 背景在数字电路中，移位寄存器是一种常见的基本电路元件。

它可以将输入数据按照一定规则进行移位操作，并输出处理后的数据。

移位寄存器通常由触发器构成，分为串行移位寄存器和并行移位寄存器。

在实际应用中，移位寄存器常用于数据存储、数据传输、脉冲发生器等方面。

本实验旨在通过设计移位寄存器电路及其应用电路的实验，加深对移位寄存器工作原理的理解，掌握其应用。

2. 实验目的1.了解移位寄存器的基本原理；2.学会设计移位寄存器电路及其应用电路；3.掌握移位寄存器的应用方法。

3. 实验原理与方法3.1 移位寄存器原理移位寄存器将输入数据按照一定规则进行移位操作，并输出处理后的数据。

常见的移位规则包括：左移、右移、循环左移、循环右移等。

移位寄存器通常由触发器构成，触发器的状态决定了寄存器中存储的数据。

本实验主要探究两种常用的移位寄存器：串行移位寄存器和并行移位寄存器。

3.1.1 串行移位寄存器串行移位寄存器中，数据是按照位的顺序逐个进行移位的。

串行移位寄存器可以通过级联多个D触发器实现，每个D触发器的输出与下一个D触发器的输入相连。

3.1.2 并行移位寄存器并行移位寄存器中，数据的位同时进行移位。

并行移位寄存器可以通过级联多个D 触发器实现，每个D触发器的输入都与移位数据的对应位相连。

3.2 实验所用材料与方法3.2.1 材料•移位寄存器芯片•发光二极管（LED）•电路连接线3.2.2 方法1.实验预备：准备实验所需的移位寄存器芯片、LED和电路连接线。

2.按照移位寄存器原理，设计移位寄存器电路并进行布线连接。

3.使用示波器检查电路的正确性。

4.进行实验验证，观察移位寄存器的运行情况，并记录实验结果。

4. 实验结果与分析本实验设计了一个4位串行移位寄存器电路，并进行了验证实验。

首先，按照原理部分的描述，我们选择了一个基于D触发器的4位串行移位寄存器芯片。

通过连接四个D触发器，将其串联起来，即可构成一个4位的串行移位寄存器。

数字电路实验报告实验5

实验五移存器功能测试及应用一、实验目的1、熟悉移位寄存器（移存器）的电路结构和工作原理。

2、掌握D触发器74HC(LS)74及集成移位寄存器74HC(LS)194的逻辑功能和使用方法。

二、实验设备和器件1、数字逻辑电路实验板1块2、74HC(LS)74（双D触发器）2片3、74HC(LS)194（4位双向通用移位寄存器）2片三、实验原理移位寄存器是具有移位功能的寄存器，其中所存的代码能够在移位脉冲的作用下依次左移或右移。

既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。

移位寄存器存取信息的方式分为：串入串出、串入并出、并入串出、并入并出四种形式。

实验用器件管脚介绍：1、74HC(LS)74（双D触发器）管脚如下图所示。

2、74HC(LS)194（4位双向通用移位寄存器）管脚如下图所示。

四、实验内容与步骤1、利用两块74HC(LS)74（四个D触发器）构成一个单向的移位寄存器（基本命题）参照用两块74HC(LS)74（四个D触发器）构成一个单向移位寄存器的实验电路图连接电路，Q输出依次接LED指示灯，加电后在移位输入端加入不同信号观察LED指示灯变化。

1.1电路图1.2实验结果LED灯依次变亮，每次间隔一个CP。

2、测试74HC(LS)194的功能（基本命题）例如，Q输出依次接LED指示灯，改变S1、S0的值配合其它输入观察LED的变化。

2.1电路图2.2实验结果：置数：LED显示状态与置数端相同。

左移：LED从下往上（QD到QA）依次变亮，每次间隔一个CP右移：LED从上往下（QA到QD）依次变亮，每次间隔一个CP3、用两片74HC(LS)194做出模16的扭环计数器（扩展命题）将两片的Q输出依次都接到LED指示灯上，加电并加CP观察LED的变化。

现象一般为八盏灯先依次变暗再依次变亮如此循环。

3.1电路图3.2计数器拓展当进行M=2n 偶数计数时，可采用扭环型，D1=Q n ̅̅̅̅，将Q n 和高电平与非后反馈至第一片的输入端。

数电实验报告移位寄存器功能测试及设计

实验报告实验六移位寄存器功能测试及设计2.6.1实验目的（1）掌握移位寄存器的工作原理与逻辑功能。

（2）掌握集成移位寄存器74LS74的逻辑功能及应用。

2.6.2实验仪器设备与主要器件实验箱一个；双踪示波器一台；稳压电源一台；函数发生器一台。

74LS74两块；74LS194两块；74LS283两块。

2.6.3实验原理1.双向移位寄存器双向移位寄存器是指在控制信号作用下，既能左移又能右移的多功能移位寄存器。

此外它还有并行输入置数、保持和异步清零等功能。

74LS194是一个典型的4位双向移位寄存器，其中，Rd为异步清零输入端，S1、S0为工作方式选择端。

D0、D1、D2、D3是数据输入端，Q0、Q1、Q2、Q3为并行数据输出端，D1L、D1R分别为左移、右移数据输出端，CP上升沿触发。

2.双向移位寄存器74LS194的应用（1）形成计数器电路，其中D1R=Q3。

0000——1000——1100——1110——1111——0111——0011——0001——0000（2）组成模12计数器电路。

000000——100000——110000——111000——111110——111111——011111——001111——000111——000011——000001——000000。

（3）形成并串转换电路。

2.6.4实验内容(2)如简图2-6-6所示，两个二进制数A(a0a1a2a3)、B（b0b1b2b3）分别存入74LS194（A）、74LS194（B），然后对它们按位相加，其和放入74LS1949（A）的移位输入中。

试才用全加器74LS283和D触发器74LS74组成能实现上述功能的电路，在74LS194（A）输出端Q0、Q1、Q2、Q3用发光二极管指示。

完善图2-6-6并依此图线调试电路，以表格的形式记录四个脉冲后的结果。

cp S0S1 B A Q0 1 0 0010 0011 00111 1 0 1001 1001 10012 1 0 1100 0100 01003 1 0 1110 1010 10104 1 0 1111 0101 0101(3)按单向移位寄存器的电路图2-6-1接线，实现串入-并出，并入-串出两种工作方式的输出序列。

集成移位寄存器实验报告

集成移位寄存器实验报告1.实验目的本次实验旨在通过使用集成移位寄存器来深入了解移位寄存器的工作原理，掌握其使用方法，并验证其功能。

通过实验，我们期望提高对集成电路的理解和实际操作能力，同时为今后的电子设计提供实践经验。

2.实验原理移位寄存器是数字电路中的重要组成部分，它能够将数据按照设定的位数向左或向右移动。

集成移位寄存器是一种四位或八位的移位寄存器，它由触发器和移位寄存器构成。

在时钟信号的控制下，数据在寄存器中向左或向右移动。

3.实验设备实验所需设备包括：集成移位寄存器、电源、时钟发生器、数据输入开关、测试仪器、示波器等。

4.实验步骤（1）按照电路图连接实验设备，确保电源和信号线的连接正确无误。

（2）设置时钟发生器，为移位寄存器提供时钟信号。

（3）设置数据输入开关，为移位寄存器提供输入数据。

（4）观察测试仪器的输出结果，记录实验数据。

（5）使用示波器观察移位寄存器的时序波形，了解其工作原理。

5.实验结果实验过程中，我们观察到移位寄存器的输出随着时钟信号的变化而变化。

当输入数据为0001时，经过四个时钟周期后，输出数据变为0100；当输入数据为1011时，经过四个时钟周期后，输出数据变为1100。

这说明移位寄存器能够将数据向左移动四位。

6.实验总结通过本次实验，我们深入了解了集成移位寄存器的工作原理和使用方法。

实验结果表明，移位寄存器能够实现数据的向左或向右移动，具有广泛的应用价值。

在今后的电子设计中，我们可以利用集成移位寄存器的特点来实现数据的处理和传输。

此外，本次实验也提高了我们的实践能力和对数字电路的理解。

集成计数器及寄存器的运用实验报告

资料范本本资料为word版本，可以直接编辑和打印，感谢您的下载集成计数器及寄存器的运用实验报告地点：__________________时间：__________________说明：本资料适用于约定双方经过谈判，协商而共同承认，共同遵守的责任与义务，仅供参考，文档可直接下载或修改，不需要的部分可直接删除，使用时请详细阅读内容电子通信与软件工程系2013-2014学年第2学期《数字电路与逻辑设计实验》实验报告---------------------------------------------------------------------------------------------------------------------班级：姓名：学号：成绩：同组成员：姓名：学号： ---------------------------------------------------------------------------------------------------------------------实验名称：集成计数器及寄存器的运用二、实验目的： 1.熟悉集成计数器逻辑功能和各控制端作用。

2.掌握计数器使用方法。

实验内容及步骤：1.集成计数器74LS90功能测试。

74LS90是二一五一十进制异步计数器。

逻辑简图为图8.1所示。

图8.174LS90具有下述功能：·直接置，直接置9（S9(1，·S，．：，＝1)·二进制计数(CP、输入QA输出)·五进制计数(CP2输入QDQCQB箱出)·十进制计数（两种接法如图8.2A、B所示）·按芯片引脚图分别测试上述功能，并填入表 8.1、表8.2、表8.3中。

图8.2 十进制计数器2. 计数器级连分别用2片74LS90计数器级连成二一五混合进制、十进制计数器。

3. 任意进制计数器设计方法采用脉冲反馈法（称复位法或置位法）。

电路中的移位寄存器与计数器的原理与应用

电路中的移位寄存器与计数器的原理与应用在现代科技中，电路是一个不可或缺的组成部分。

电路可以用于各种领域，其中移位寄存器和计数器是最为常见且重要的电路之一。

本文将深入探讨这两种电路的原理与应用。

一、移位寄存器的原理与应用移位寄存器是一种能够将输入数据连续地移位、保留并输出的电路。

其原理主要基于逻辑门电路的组合与连接。

1. 原理移位寄存器通常由多个触发器构成，触发器是一种能够存储一个二进制位的设备。

当输入数据进入移位寄存器时，触发器会按照一定的时序规律将数据进行移位，并输出。

移位寄存器可以实现向左（左移）或向右（右移）移动数据的功能。

2. 应用移位寄存器在数字系统中有广泛的应用。

例如，在串行通信中，移位寄存器可以将并行数据转化为串行数据进行传输；在移位加法器中，移位寄存器可以实现两个二进制数的相加；在移位寄存器阵列中，移位寄存器可以用于存储、处理和传输图像等。

二、计数器的原理与应用计数器是一种能够将输入的时钟信号进行计数并输出的电路。

计数器能够记录输入信号的数量，并根据设定的计数规则输出对应的结果。

1. 原理计数器通常由触发器和逻辑门电路构成。

当计数器接收到时钟信号时，触发器会根据时钟信号的上升沿或下降沿进行状态变换，从而实现计数功能。

计数器可以分为二进制计数器、十进制计数器等，根据不同的计数规则可以实现不同的计数功能。

2. 应用计数器在数字电路中有广泛的应用。

例如，在计算机中，计数器可以用于指示程序执行的步骤；在测量仪器中，计数器可以用于计算输入信号的频率或脉冲个数；在定时器中，计数器可以实现定时功能等。

综上所述，移位寄存器和计数器都是数字电路中重要的组成部分。

移位寄存器可以将输入数据按照一定的规律移位输出，广泛应用于数字系统中；计数器则可以根据输入的时钟信号进行计数输出，实现不同的计数功能。

这两种电路的原理与应用相互关联且互相补充，为数字电路的设计与实现提供了强大的工具与方法。

总之，了解移位寄存器和计数器的原理与应用对于理解和应用数字电路至关重要。

数电实验5(寄存器)

图5-3
VCC：+5V 、VSS：⊥
表4-6-3
清零模式时钟串行输入
Cr S1 S0 CP SL SR
0 XX X X X
1 11
XX
1 01
X0
1 01
X1
1 01
X0
1 01
X0
1 10
1X
1 10
1X
1 10
1X
1 10
1X
1 00
XX
并行输入
D3 D2XX XXXX XXXX XXXX XXXX XXXX XXXX
二实验内容及步骤
1.用集成JK触发器组成四位单端并行输入、并行输出数据寄存器并测试其逻辑功能所用集成JK触发器为两片双JK下降沿触发器74LS112。（管脚图见图)
VCC1Rd 2Rd 2CP 2K 2J 2Sd2Q
16 15 14 13 12 11 10 9 74LS112
12345678
（2）清零（ Rd接一下低电平）。
（3）从J1~J4分别输入待寄存数码。（4）CP端加单正脉冲，观察CP作用前后，输出端
Q1~ Q4的状态，纪录于表4-6-1中。表4-6-1
J4 J3 J2 J1
CP脉冲未加
Q4 Q3 Q2 Q1
0101
加入
1100（不清零）
未加加入
1100（清零）
未加加入
Q C
DQ
Rd CP
D1
（2）CP端加单正脉冲，观察CP作用前后，输出端Q1 ~ Q4 的状态，纪录于表4-6-2中。
表4-6-2
D4 D3 D2 D1 0101
1100（不清零）
1100（清零）

【精选】集成计数器寄存器 doc资料

集成计数器寄存器实验五集成计数器寄存器一、实验目的1．熟悉集成计数器逻辑功能和各控制端作用。

2．掌握计数器使用方法。

二、实验仪器及材料1．双踪示波器2．器件 74LS290 十进制计数器 2片 74LS00 二输入端四与非门1片。

三、实验内容及步骤1．集成计数器74LS290功能测试。

74LS290是二一五一十进制异步计数器。

逻辑简图为图5.1所示:74LS290具有下述功能：直接置0（R0（1）．R0（2）=1），直接置9（S 9（1）．S 9（2）=1）二进制计数（CP1输入Q A 输出），五进制计数（CP 2输入Q D Q C Q B 输出）十进制计数（两种接法如图5.2A 、B 所示）按芯片引脚图分别测试上述功能，并列入表5.1、表5.2、表5.3中。

R R 1） 2）图5.1 74LS290逻辑图(A)十进制(B)二一五混合进制图5.2 十进制计数器2．分别用2片74LS290计算器级连成二一五混合进制、十进制计数器。

（1）画出连线电路图。

（2）按图接线，并将输出端接到发光二极管的相应输入端，用单脉作为输入脉冲验证是否正确。

（3）画出四位十进制计数器连接图并总结多级计数连规律。

表5.1 功能表表5.2 二一五混合进制表5.3 十进制四、实验报告1．整理实验内容和各实验数据。

2．画出实验内容1、2所要求的电路图及波形图。

3．总结计数器使用特点。

ARM微处理器有37个32位长的寄存器，其中包括30个通用寄存器，6个状态寄存器和一个程序计数器寄存器（PC）。

如图3.2所示，ARM微处理器中将这37个寄存器分成不同的组，在ARM微处理器的每种工作模式下只能使用其中一组寄存器。

我们知道，ARM微处理器共有7种模式，其中用户模式和系统模式拥有物理空间上完全相同的寄存器，而其它5种异常模式都有一些自己独立的寄存器。

从图上可以看出，在用户和系统模式下可以使用R0-R15和CPSR共17个寄存器；在FIQ模式下可以使用R0-R15，CPSR，CP SR共18个寄存器，其中R8-R14以及SPSR寄存器是FIQ模式专有寄存器，其它寄存器和用户模式共用相同的物理寄存器；在IRQ、SVC、Undef、Abort模式下可以使用的寄存器都是18个（R0-R15，CPSR，SPSR），其中R13，R14，CPSR是各个模式专有的，其它和用户模式共用相同的物理寄存器。

数字电路中的计数器和移位寄存器

数字电路中的计数器和移位寄存器在数字电路中，计数器和移位寄存器是两个常用的元件，用于实现不同的功能。

计数器可以用于计算输入信号的频率、计数场合和控制电路等。

移位寄存器则用于数据的移位和存储。

本文将详细介绍计数器和移位寄存器的原理、应用以及设计注意事项。

一、计数器计数器是一种重要的数字电路元件，广泛应用于各种电子设备中。

计数器按照工作原理的不同，可以分为同步计数器和异步计数器。

1. 同步计数器同步计数器是一种在时钟信号的控制下进行计数的计数器。

它使用时钟信号来同步所有的触发器，保证在时钟边沿进行计数操作。

同步计数器的输入信号可以是来自外部的信号，也可以是内部产生的。

同步计数器通常由触发器级联构成，每一个触发器代表计数器中的一个位。

当所有的触发器都到达最大计数值时，计数器就会归零重新开始计数。

2. 异步计数器异步计数器是一种不需要时钟信号进行计数的计数器。

它的计数操作是以输入信号的变化边沿触发的。

异步计数器通常由触发器和门电路组成，输入信号的变化会通过门电路产生控制信号，触发器根据控制信号进行计数操作。

异步计数器在工作时需要特别注意输入信号的稳定性和时序关系，以确保计数的准确性。

二、移位寄存器移位寄存器是一种可以实现数据的移位和存储的元件。

移位寄存器可以分为串行移位寄存器和并行移位寄存器两种。

1. 串行移位寄存器串行移位寄存器是一种将数据逐位进行移位操作的寄存器。

它可以将输入数据从一个端口输入，并从另一个端口输出。

串行移位寄存器通常由触发器和移位电路组成，触发器用于存储数据，移位电路用于实现数据的移位操作。

串行移位寄存器的移位操作可以是向左移位或向右移位。

2. 并行移位寄存器并行移位寄存器是一种同时对多个数据位进行移位操作的寄存器。

它可以将输入数据从一个端口输入，并从另一个端口输出。

并行移位寄存器通常由多个触发器构成，每个触发器用于存储一个数据位。

通过控制信号，可以将输入数据同时存储到各个触发器中，并且可以同时从各个触发器中读取数据。

移位寄存器和计数器的设计电子版实验报告

实验四：移位寄存器和计数器的设计实验室：实验台号：日期：专业班级：姓名：学号：一、实验目的二、实验内容（一）用D 触发器设计左移移位寄存器（二）利用74LS161和74LS00设计实现任意进制的计数器设计要求：以实验台号的个位数作为所设计的任意进制计数器（0、1、2任选）。

三、实验原理图1.由4个D 触发器改成的4位异步二进制加法计数器（输入二进制：11110000）2.测试74LS161的功能输入端输出 Qn时钟清零置数PTX 0 X X X 清零 1 0 X X 置数1 1 1 1 计数 X 1 1 0 X 不计数 X11X不计数清零移位脉冲D R 1Q 2Q 3Q 1D 2D 3D 4D 串行输出4Q CP 4T CP 3T CP 2T CP1T D R D R D R 串行输入3.熟悉用74LS161设计十进制计数器的方法。

①利用置位端实现十进制计数器。

②利用复位端实现十进制计数器。

四、实验结果及数据处理1.左移寄存器实验数据记录表要求：输入二进制：11110000移位脉冲的次数移位寄存器状态Q4Q3Q2Q10 1 2 3 4 5 6 7 82. 画出你所设计的任意进制计数器的线路图（计数器从零开始计数），并简述设计思路。

Q 0Q 1LDCrD 0D 2D 374LS 161T CPP Q CC Q 2Q 3D 1CP 1DCBALED 数码显示五、思考题1. 74LS161是同步还是异步，加法还是减法计数器?2. 设计十进制计数器时将如何去掉后6个计数状态的?3. 谈谈电子实验的心得体会，希望同学们提出宝贵意见。

集成计数器及寄存器的实验原理

集成计数器及寄存器的实验原理引言集成计数器和寄存器是数字电路中非常重要的组件，它们用于进行数字信号的计数与存储。

在本实验中，我们将探讨集成计数器和寄存器的原理以及它们在实际电路中的应用。

一、集成计数器的原理1.1 什么是集成计数器集成计数器是一种能够计数连续数字信号的电子器件。

它可以根据输入端的时钟信号来完成计数操作，输出端则会按照特定的规律输出计数结果。

1.2 集成计数器的工作原理集成计数器通常是由触发器构成的。

触发器是一种存储单元，它能够存储一个二进制位，并在时钟信号的作用下改变存储状态。

集成计数器的工作原理可以通过以下步骤来理解：1.初始状态下，集成计数器的触发器处于复位状态，输出端的计数值为0。

2.当时钟信号来临时，触发器将存储状态改变为下一个二进制数值，输出端的计数值也随之改变。

3.当再次收到时钟信号时，触发器再次改变存储状态，计数值也相应地改变。

4.不断重复以上步骤，集成计数器可以持续计数，输出端的计数值会随着每个时钟周期递增。

1.3 集成计数器的分类集成计数器可以根据工作模式和计数范围进行分类。

常见的集成计数器包括二进制计数器、十进制BCD计数器、环形计数器等。

二、寄存器的原理2.1 什么是寄存器寄存器是一种能够存储多个二进制数据的器件。

它可以将输入的数据暂时存储起来，并在需要的时候提供给其他电路使用。

2.2 寄存器的工作原理寄存器通常是由多个触发器构成的。

每个触发器能够存储一个二进制位，这样多个触发器组合起来就能够存储更多的二进制数据。

寄存器的工作原理可以通过以下步骤来理解：1.初始状态下，所有触发器处于复位状态，寄存器中的数据为0。

2.当输入信号到达时，触发器将存储状态改变为对应的输入数据。

3.在需要时，寄存器的输出端将提供存储的数据给其他电路使用。

4.如果需要修改寄存器中的数据，可以将新的数据输入到寄存器中，触发器会相应地改变存储状态。

2.3 寄存器的分类寄存器可以根据功能和位数进行分类。

实验五时序逻辑电路实验报告

实验五时序逻辑电路(计数器和寄存器)-实验报告一、实验目的1．掌握同步计数器设计方法与测试方法。

2．掌握常用中规模集成计数器的逻辑功能和使用方法。

二、实验设备设备：THHD-2型数字电子计数实验箱、示波器、信号源器件：74LS163、74LS00、74LS20等。

三、实验原理和实验电路1．计数器计数器不仅可用来计数，也可用于分频、定时和数字运算。

在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。

2．(1) 四位二进制（十六进制）计数器74LS161（74LS163）74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表见表。

74LSl63是同步置数、同步清零的4位二进制加法计数器。

除清零为同步外，其他功能与74LSl61相同。

二者的外部引脚图也相同，如图所示。

表 74LSl61（74LS163）的功能表3．集成计数器的应用——实现任意M进制计数器一般情况任意M 进制计数器的结构分为3类，第一类是由触发器构成的简单计数器。

第二类是由集成二进制计数器构成计数器。

第三类是由移位寄存器构成的移位寄存型计数器。

第一类，可利用时序逻辑电路的设计方法步骤进行设计。

第二类，当计数器的模M 较小时用一片集成计数器即可以实现，当M 较大时，可通过多片计数器级联实现。

两种实现方法：反馈置数法和反馈清零法。

第三类,是由移位寄存器构成的移位寄存型计数器。

4．实验电路：十进制计数器六进制扭环计数器具有方波输出的六分频电路74LS161(74LS163)12345681514131211109V CCGND716R DCP A B C D EP RCOQ AQ BQ CQ DETLD同步置数法同步清零法图 74LS161（74LS163）外部引脚图四、实验内容及步骤1．集成计数器实验（1）按电路原理图使用中规模集成计数器74LS163和与非门74LS00，连接成一个同步置数或同步清零十进制计数器，并将输出连接至数码管或发光二极管。

移位寄存器实验报告参考

移位寄存器实验报告参考（一）实验原理移位寄存器是用来寄存二进制数字信息并且能进行信息移位的时序逻辑电路。

根据移位寄存器存取信息的方式可分为串入串出、串入并出、并入串出、并入并出 4 种形式。

74194 是一种典型的中规模集成移位寄存器，由 4 个 RS触发器和一些门电路构成的 4 位双向移位寄存器。

该移位寄存器有左移，右移、并行输入数据，保持及异步清零等 5 种功能。

有如下功能表CLRN CLK S1工作状态0×S0清零10×保持1↑×并行置数， Q为ABCD1↑×串行右移，移入数据位×为 SRS11↑1串行左移，移入数据位1为 SLS11↑0保持11（二）实验框图串行输入并行输入ABCD清零输入模式控制输入时钟脉冲输入（三）实验内容1.按如下电路图连接电路74194移位寄存器并行输出QA 、QB 、 QC、QD十个输入端，四个输出端，主体为74194.2.波形图参数设置：End time ：2us Grid size:100ns波形说明：clk: 时钟信号；clrn：置0s1s0: 模式控制端sl_r:串行输入端abcd：并行输入qabcd：并行输出结论：clrn优先级最高，且低有效高无效；s1s0 模式控制， 01 右移， 10 左移，00 保持， 11 置数重载； sl_r控制左移之后空位补0 或补 1。

3.数码管显示移位（1）电路图（2）下载验证管脚分配：a,b,c,d:86,87,88,89 bsg[3..0]:99,100,101,102clk:122clk0:125clrn:95q[6..0]:51,49,48,47,46,44,43 s0,s1:73,72sl_r:82,83结论：下载结果与仿真结果一致，下载正确。

一、实验日志1.移位寄存器的实验真的挺纠结的，本来想用 7449 的，但是下载结果出现了错误，想到它在这个电路图中的功能比较单一，就自己写了一个my7449，终于对了。

数电实验之移位寄存器

数电实验之移位寄存器移位寄存器一实验目的1．学习用D触发器构成移位寄存器（环行计数器）2．掌握中规模集成电路双向移位寄存器逻辑功能及使用方法二实验原理1、用4个D触发器组成4位移位寄存器，将每位即各D触发器的输出Q1、Q2、Q3、Q4分别接到四个0—1指示器（LED）将最后一位输出Q4反馈接到第一位D触发器的输入端，则构成一简单的四位移位环行计数器。

2、移位寄存器具有移位功能，是指寄存器中所存的代码能够在时钟脉冲的作用下依次左移或右移。

对于即能左移又能右移的寄存器称为双向移位寄存器。

只需要改变左移、右移的控制信号便可实现双向移位的要求。

根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。

本实验选用的4位双向移位寄存器，型号为74LS194A（或CD40194），两者功能相同，其引脚分布图如下图18.1所示：其中A、B、C、D为并行输入端，A为高位依次排列；QA、QB、QC、QD为并行输出端；SR为右移串行输入端；SL为左移串行输入端；S1、S0为操作模式控制端；CLR为异步清零端；低电平有效；CLK为CP时钟脉冲输入端。

74LS194A有5种工作模式：并行输入，右移（QD→QA），左移（QD←QA），保持和清零。

74LS194功能表如表18.1所示：表18.1三实验器件数字实验箱集成电路芯片：74LS74×2 （CD4013×2）；74LS75 ；74LS76 ；74LS194A（CD40194）。

图18.1四实验内容1.用74LS74组成移位寄存器，使第一个输出端点亮LED并使其右移循环。

顺序是FF1、FF2、FF3、FF4。

A) 1. 用两个74LS74按图18.2连接：图18.21. CP时钟输入先不接到电路中（单步脉冲源或连续脉冲源）；1. 连接线路完毕，检查无误后加+5V电源；2. 观察4个输出端的LED应该是不亮的，如果有亮的话，应按清零端的逻辑开关，（给出一个低电平信号清零后，再将开关置于高电平）即将4个D触发器输出端的LED清零。

数字电路实验报告-移位寄存器及其应用

电学实验报告模板实验原理移位寄存器是逻辑电路中的一种重要逻辑部件，它能存储数据，还可以用来实现数据的串行-并行转换、数据的运算和处理。

1.寄存器（1）D触发器图1 D触发器图1所示D触发器。

每来一个CLK脉冲，触发器都在该CLK脉冲的上升沿时刻，接收输入数据D,使之作为触发器的新状态。

D触发器的特性方程为（2）用D触发器构成并行寄存器图2 用D触发器构成并行寄存器图2所示为用D触发器构成四位并行寄存器。

为异步清零控制端，高电平有效。

当时，各触发器输出端Q的状态，取决于CLK上升沿时刻的D端状态。

2.移位寄存器（1）用D触发器构成移位寄存器图3 用D触发器构成4位串行移位寄存器图3所示为用D触发器构成的4位串行移位寄存器。

其中左边第一个触发器的输入端接收输入数据,其余的每一个触发器的输入端均与左边相邻的触发器的Q端连接。

当时钟信号CLK的上升沿时刻，各触发器同时接收输入数据。

四位寄存器的所存数据右移一位。

（2）双向移位寄存器74LS194图4 双向移位寄存器74LS194逻辑框图图4 所示为集成电路芯片双向移位寄存器74LS194逻辑框图。

为便于扩展逻辑功能，在基本移位寄存器的基础上增加了左右移控制、并行输入、保持和异步清零等功能。

74LS194的逻辑功能如表1所列。

表13.用移位寄存器构成计数器（1）环形计数器图5 环形计数器如果将移位寄存器的串行移位输出端接回到串行移位输入端，如图5所示。

那么，在时钟CLK的作用下，寄存器里的数据将不断循环右移。

例如，电路的初始状态为，则电路的状态转换图如图6所示。

可以认为，这是一个模4计数器。

图6 环形计数器状态转换图实验内容及步骤1. 用两片74LS74构成四位移位寄存器（1）74LS74引脚图图10 74LS74引脚图（2）用74LS74构成四位移位寄存器图11 用74LS74构成四位移位寄存器实验电路按照图11连接电路。

首先设置，使寄存器清零。

然后，设置，在CLK输入端输入单次脉冲信号当作时钟信号，通过输出端的发光二极管观察的状态，判断移位的效果。

移位寄存器实验报告

实验四：移位寄存器和计 Nhomakorabea器的设计
实验室：实验台号：日期：
专业班级：姓名：学号：
一、实验目的
1.了解二进制加法计数器的工作过程。
2.掌握任意进制计数器的设计方法。
二、实验内容
（一）用D触发器设计左移移位寄存器
（二）利用74LS161和74LS00设计实现任意进制的计数器
设计要求：
以实验台号的个位数作为所设计的任意进制计数器（0、1、2任选）。
8进制
利用复位法实现8进制计数器，8=1000B，将A端同与非门相连，当A端=1时，使复位端获得信号，复位，从而实现8进制。
五、思考题
1. 74LS161是同步还是异步，加法还是减法计数器?
答：在上图电路中74LS161是异步加法计数器。
2.设计十进制计数器时将如何去掉后6个计数状态的?
答：通过置位端实现时，将Q0、Q3接到与非门上，输出连接到置位控制端。当Q3=1，Q2=0，Q1=0，Q0=1，即十进制为9时，与非门输入端Q0、Q3同时为高电平，位控制端为低电位，等到下一个CP上升沿到来时，完成置数，全部置为0。
三、实验原理图
1.由4个D触发器改成的4位异步二进制加法计数器
（输入二进制：11110000）
2.测试74LS161的功能
输入端
输出
Qn
时钟
清零
置数
P
T
X
0
X
X
X
清零
1
0
X
X
置数
1
1
1
1
计数
X
1
1
0
X
不计数
X
1
1
X
0
不计数

移位寄存器实验报告doc

移位寄存器实验报告篇一：移位寄存器实验报告移位寄存器实验报告（一）实验原理移位寄存器是用来寄存二进制数字信息并且能进行信息移位的时序逻辑电路。

根据移位寄存器存取信息的方式可分为串入串出、串入并出、并入串出、并入并出4种形式。

74194是一种典型的中规模集成移位寄存器，由4个RS触发器和一些门电路构成的4位双向移位寄存器。

该移位寄存器有左移，右移、并行输入数据，保持及异步清零等5种功能。

有如下功能表（三）实验内容1. 按如下电路图连接电路十个输入端，四个输出端，主体为74194. 2. 波形图参数设置：End time：2usGrid size:100ns 波形说明：clk:时钟信号；clrn：置0 s1s0:模式控制端 sl_r:串行输入端 abcd：并行输入 qabcd：并行输出结论：clrn优先级最高，且低有效高无效；s1s0模式控制，01右移，10左移，00保持，11置数重载；sl_r控制左移之后空位补0或补1。

3. 数码管显示移位（1）电路图（2）下载验证管脚分配：a,b,c,d:86,87,88,89 bsg[3..0]:99,100,101,102 clk:122 clk0:125 clrn:95 q[6..0]:51,49,48,47,46,44,43 s0,s1:73,72 sl_r:82,83 结论：下载结果与仿真结果一致，下载正确。

一、实验日志1.移位寄存器的实验真的挺纠结的，本来想用7449的，但是下载结果出现了错误，想到它在这个电路图中的功能比较单一，就自己写了一个my7449，终于对了。

五、思考题（1）简单说明移位寄存器的概念及应用情况？概念：移位寄存器是用来寄存二进制数字信息且能进行信息移动的时序逻辑电路。

根据移位寄存器存取信息的方式不同可以分为串入串出，串入并出，并入串出，并入并处4种形式。

应用：移位寄存器可以构成计数器，顺序脉冲发生器，串行累加器，串并转换，并串转换等。

实验五计数器和移位寄存器(用)

实验五计数器功能演示与移位寄存器功能测试一、实验目的1、掌握中规模集成计数器的使用及功能测试方法。

2、掌握中规模4位双向移位寄存器逻辑功能及使用方法。

二、实验预习要求1、预习126页图5-27,127页表5-5，及285页引脚图A-26了解四位同步二进制加法计数器74LS161的功能。

2、预习121页图5-11，5-12，284页引脚图A-25，了解八位D锁存器74LS373的功能。

3、详细预习122页至123页，及284页引脚图A-24，掌握四位双向移位寄存器74LS194的功能。

三、实验内容1、计数器74L161的功能演示2、锁存器74LS373的功能演示(1)引脚图：P .285图A-25(2)符号：(3) 工作原理:P1213、移位寄存器74LS194的功能测试（1）、引脚图：P.284图A-24 (2)符号（3）、功能测试P68页按图10-5接线，R C 、1S 、0S 、L S 、R S 、0D 、1D 、2D 、3D 分别接至逻辑开关的输出插口：0Q 、1Q 、2Q 、3Q 接至逻辑电平显示输入插口。

CP 端接单次脉冲源。

按表10-5所规定的输入状态，逐项进行测试,并填表10-5。

（1）清除: 令R C =0,其它输入均为任意态，这时寄存器输出0Q 、1Q 、2Q 、3Q 应均为0。

清除后，置 R C =1。

（2）送数：令R C =1S =0S =1，送入任意4位十进制数，如0D 1D 2D 3D =abcd ，另CP 脉冲，观察CP=0、CP 由0→1、CP 由1→0三种情况下寄存器输出状态的变化，观察寄存器输出状态变化是否发生在CP 脉冲的上升沿。

（3）右移：清零后，令R C =1, 1S =0，0S =1，由右移输入端R S 送入二进制数码如0100，由CP 端连续加4个脉冲，观察输出端情况，记录之。

（4）左移：先清零或予置，再令R C =1, 1S =1，0S =0,由左移输入端L S 送入二进制数码如0100，连续加四个CP 脉冲，观察输出端情况，记录之。