数字电路与系统18.ppt
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
✓ Vi=0V时，T2截止，T1导通，T2的截止电阻约为500MΩ，T1的导通电阻约 为750Ω，所以输出VO≈VDD，即VO为高电平；
✓ Vi=VDD时，T2导通，T1截止，T2的导通电阻约为750Ω，T1的截止电阻约 为500MΩ，所以输出VO≈0V，即VO为低电平；
✓ 电路实现了非逻辑。 13
§3.4.1 CMOS非门的结构与原理
电压传输特性
➢ 设：CMOS非门的电源电压 VDD=10V，
➢ 设：两管的开启电压为 VGS(th)N=|VGS(th)P|=2V。
✓当Vi＜2V，T2截止，T1导通，输出VO≈VDD=10V
✓当8V＜Vi＜10V， T1截止， T2导通，输出VO≈0V
✓当2V＜Vi＜8V，T2 和 T1都导通，由于两管参数的对称性，当Vi=5V， T2的栅源电压=T1栅源电压绝对值，Vo=（VDD/2）=5V
3
第三章 逻辑门电路
§3.1 分立元件门电路——二极管和BJT三极管 §3.2 TTL门电路 §3.3 MOS-FET元件的开关特性 §3.4 CMOS门电路 §3.5 TTL电路与CMOS电路的接口
4
§3.3 MOS-FET元件的开关特性
Metal-Oxide-Semiconductor Field Effect Transistor ✓MOS管结构
数字电路与系统
2008
第三章、逻辑门电路 Part 2
1
第三章 习题 （第五版教科书）
3.11；3.12；3.1； 3.21；3.16；3.17；3.18；3.13 3.20；3.7-(a,b,c)；3.29；3.28
2
习题 （如果采用第四版教科书）
2.1；2.2 2.3；2.5；2.6；2.10；2.14 2.16；2.17；2.21；2.23
§3.3 MOS-FET元件的开关特性
MOS管开关特性
≤1k
等效：截止
导通
8
§3.3 MOS-FET元件的开关特性
MOS管符号的四种类型
N沟道增强型
P沟道增强型
N沟道耗尽型
P沟道耗尽型
9
§3.3 MOS-FET元件的开关特性
MOS管符号的简化画法
D
D
G
G
S
N沟道增强型
S
P沟道增强型
D G
16
§3.4.1 CMOS非门的结构与原理
输出特性
➢ 低电平输出特性
17
§3.4.1 CMOS非门的结构与原理
输出特性
➢ 高电平输出特性
18
§3.4.1 CMOS非门的结构与原理
功耗
✓静态功耗小，可忽略 ✓高频、动态情况会产生动态功耗
19
§3.4.2 CMOS逻辑门
✓ 与非门
✓ 或非门
22
§3.4.2 CMOS逻辑门
漏极开路（OD）与非门
23
§3.4.2 CMOS逻辑门 —— 传输门
✓ C 接高电平VDD，若0V＜vI＜（VDD-VGS(th)N），T1导通； ✓ 若|VTP|≤vI≤VDD，T2导通。 ✓ VI在0V～VDD变化时，至少有一管导通，输出与输入之间呈低电阻，vO=vI，
漏极的工作特性可分为三个区域：
转移特性
vGS <VGS (th)时，为截止区，此时尚未形成导电沟道
vGS >VGS (th)时，漏极特性可分为两个区域，在虚线左称为 可变 电阻区，当vGS一定时iD与vDS之比为常数；虚线右侧的部分为恒 流区，iD的大小基本上由vGS决定，vDS对电流的影响很小。
7
N沟道增强型
符号
在P型半导体衬底上制作2个高掺杂浓度的N型区，形成 MOS管的源极和漏极，第三个电极为栅极
5
§3.3 MOS-FET元件的开关特性
MOS管开关特性（续）
➢ 在漏极（D）和源极（S）加电压VDS，如 果栅极（G）和源极之间的电压VGS=0，由 于源极漏极之间相当于两个PN节背向相连， 电阻很大，所以DS不导通，iD=0 ；
20
§3.4.2 CMOS逻辑门
✓输入端数目增加时，与非门串联的NMOS管数目要增加，引起输出低电平 变高；
✓或非门串联的PMOS管数目增加，引起输出高电平变低； ✓解决方法在输入输出端分别加入反相器作缓冲级。
A B AB
▪ 带缓冲级的与非门
21
§3.4.2 CMOS逻辑门
带缓冲级的或非门
AB A B
15
输入特性
✓输入端接入保护电路
✓存储和运输时不可使用易起静电的
✓当电压低于-0.7V时，D2管导通
物品包装，需使用金属屏蔽膜等
✓当电压高于VDD+0.7V时，D1管导通 ✓组装、调试时工具、仪表和工作台 ✓保护二极管和电阻的几何尺寸有限， 良好接地，衣物使用无静电材料
承受静电电压和功率有限
✓不用的输入端不可悬空
CMOS非门
➢ 由参数对称的增强 型N沟道和P沟道 MOS FET构成；
➢ 通常称为互补型 MOS逻辑电路。
T1：P沟道增强型MOS管
T2：N沟道增强型MOS管
12
CMOS非门
T1：P沟道增强型MOS管
T2：N沟道增强型MOS管
✓ 电源VDD大于两管开启电压绝对值之和，即VDD＞（VGS(th)N+|VGS(th)P|）， VGS(th)N = VGS(th)P ；
Dຫໍສະໝຸດ BaiduG
S
N沟道耗尽型
S
P沟道耗尽型
10
§3.4 CMOS门电路
CMOS
➢ Complement Metal-Oxide-Semiconductor ➢ 互补金属氧化物半导体
提纲：
➢ CMOS非门的结构与原理 ➢ CMOS逻辑门（及其扩展） ➢ CMOS逻辑门电路系列
11
§3.4.1 CMOS非门的结构与原理
✓两管在Vi=VDD/2处转换状态，CMOS门电路的阈值电压Vth=VDD/2
14
§3.4.1 CMOS非门的结构与原理
电流传输特性
✓在AB段，T2截止，内阻高，漏极电流几乎为0 ； ✓在CD段，T1截止，内阻高，漏极电流几乎为0 ； ✓在BC段，T2和T1都导通，两管在处转换状态，在Vi=VDD/2处，电流最大。 ✓CMOS门电路不可长期工作在BC段 。
➢ 当VGS大于某个电压值 VGS(th) 时，电子被 吸引到栅极下面的衬底表面，形成了N型 反型层，构成了DS之间的导电沟道，当外 加电压时，DS间将有电流形成。
➢ VGS(th) 称为开启电压。 ➢ 为防止漏极电流直接流入衬底，常将衬底
与源极相连。
6
▪ MOS管输入输出特性
此为：输出特性
➢ 共源连接，输入端 栅极无电流
✓ Vi=VDD时，T2导通，T1截止，T2的导通电阻约为750Ω，T1的截止电阻约 为500MΩ，所以输出VO≈0V，即VO为低电平；
✓ 电路实现了非逻辑。 13
§3.4.1 CMOS非门的结构与原理
电压传输特性
➢ 设：CMOS非门的电源电压 VDD=10V，
➢ 设：两管的开启电压为 VGS(th)N=|VGS(th)P|=2V。
✓当Vi＜2V，T2截止，T1导通，输出VO≈VDD=10V
✓当8V＜Vi＜10V， T1截止， T2导通，输出VO≈0V
✓当2V＜Vi＜8V，T2 和 T1都导通，由于两管参数的对称性，当Vi=5V， T2的栅源电压=T1栅源电压绝对值，Vo=（VDD/2）=5V
3
第三章 逻辑门电路
§3.1 分立元件门电路——二极管和BJT三极管 §3.2 TTL门电路 §3.3 MOS-FET元件的开关特性 §3.4 CMOS门电路 §3.5 TTL电路与CMOS电路的接口
4
§3.3 MOS-FET元件的开关特性
Metal-Oxide-Semiconductor Field Effect Transistor ✓MOS管结构
数字电路与系统
2008
第三章、逻辑门电路 Part 2
1
第三章 习题 （第五版教科书）
3.11；3.12；3.1； 3.21；3.16；3.17；3.18；3.13 3.20；3.7-(a,b,c)；3.29；3.28
2
习题 （如果采用第四版教科书）
2.1；2.2 2.3；2.5；2.6；2.10；2.14 2.16；2.17；2.21；2.23
§3.3 MOS-FET元件的开关特性
MOS管开关特性
≤1k
等效：截止
导通
8
§3.3 MOS-FET元件的开关特性
MOS管符号的四种类型
N沟道增强型
P沟道增强型
N沟道耗尽型
P沟道耗尽型
9
§3.3 MOS-FET元件的开关特性
MOS管符号的简化画法
D
D
G
G
S
N沟道增强型
S
P沟道增强型
D G
16
§3.4.1 CMOS非门的结构与原理
输出特性
➢ 低电平输出特性
17
§3.4.1 CMOS非门的结构与原理
输出特性
➢ 高电平输出特性
18
§3.4.1 CMOS非门的结构与原理
功耗
✓静态功耗小，可忽略 ✓高频、动态情况会产生动态功耗
19
§3.4.2 CMOS逻辑门
✓ 与非门
✓ 或非门
22
§3.4.2 CMOS逻辑门
漏极开路（OD）与非门
23
§3.4.2 CMOS逻辑门 —— 传输门
✓ C 接高电平VDD，若0V＜vI＜（VDD-VGS(th)N），T1导通； ✓ 若|VTP|≤vI≤VDD，T2导通。 ✓ VI在0V～VDD变化时，至少有一管导通，输出与输入之间呈低电阻，vO=vI，
漏极的工作特性可分为三个区域：
转移特性
vGS <VGS (th)时，为截止区，此时尚未形成导电沟道
vGS >VGS (th)时，漏极特性可分为两个区域，在虚线左称为 可变 电阻区，当vGS一定时iD与vDS之比为常数；虚线右侧的部分为恒 流区，iD的大小基本上由vGS决定，vDS对电流的影响很小。
7
N沟道增强型
符号
在P型半导体衬底上制作2个高掺杂浓度的N型区，形成 MOS管的源极和漏极，第三个电极为栅极
5
§3.3 MOS-FET元件的开关特性
MOS管开关特性（续）
➢ 在漏极（D）和源极（S）加电压VDS，如 果栅极（G）和源极之间的电压VGS=0，由 于源极漏极之间相当于两个PN节背向相连， 电阻很大，所以DS不导通，iD=0 ；
20
§3.4.2 CMOS逻辑门
✓输入端数目增加时，与非门串联的NMOS管数目要增加，引起输出低电平 变高；
✓或非门串联的PMOS管数目增加，引起输出高电平变低； ✓解决方法在输入输出端分别加入反相器作缓冲级。
A B AB
▪ 带缓冲级的与非门
21
§3.4.2 CMOS逻辑门
带缓冲级的或非门
AB A B
15
输入特性
✓输入端接入保护电路
✓存储和运输时不可使用易起静电的
✓当电压低于-0.7V时，D2管导通
物品包装，需使用金属屏蔽膜等
✓当电压高于VDD+0.7V时，D1管导通 ✓组装、调试时工具、仪表和工作台 ✓保护二极管和电阻的几何尺寸有限， 良好接地，衣物使用无静电材料
承受静电电压和功率有限
✓不用的输入端不可悬空
CMOS非门
➢ 由参数对称的增强 型N沟道和P沟道 MOS FET构成；
➢ 通常称为互补型 MOS逻辑电路。
T1：P沟道增强型MOS管
T2：N沟道增强型MOS管
12
CMOS非门
T1：P沟道增强型MOS管
T2：N沟道增强型MOS管
✓ 电源VDD大于两管开启电压绝对值之和，即VDD＞（VGS(th)N+|VGS(th)P|）， VGS(th)N = VGS(th)P ；
Dຫໍສະໝຸດ BaiduG
S
N沟道耗尽型
S
P沟道耗尽型
10
§3.4 CMOS门电路
CMOS
➢ Complement Metal-Oxide-Semiconductor ➢ 互补金属氧化物半导体
提纲：
➢ CMOS非门的结构与原理 ➢ CMOS逻辑门（及其扩展） ➢ CMOS逻辑门电路系列
11
§3.4.1 CMOS非门的结构与原理
✓两管在Vi=VDD/2处转换状态，CMOS门电路的阈值电压Vth=VDD/2
14
§3.4.1 CMOS非门的结构与原理
电流传输特性
✓在AB段，T2截止，内阻高，漏极电流几乎为0 ； ✓在CD段，T1截止，内阻高，漏极电流几乎为0 ； ✓在BC段，T2和T1都导通，两管在处转换状态，在Vi=VDD/2处，电流最大。 ✓CMOS门电路不可长期工作在BC段 。
➢ 当VGS大于某个电压值 VGS(th) 时，电子被 吸引到栅极下面的衬底表面，形成了N型 反型层，构成了DS之间的导电沟道，当外 加电压时，DS间将有电流形成。
➢ VGS(th) 称为开启电压。 ➢ 为防止漏极电流直接流入衬底，常将衬底
与源极相连。
6
▪ MOS管输入输出特性
此为：输出特性
➢ 共源连接，输入端 栅极无电流