5.2.5-中断控制-优先级判别

2.2.3 中断优先级判别
本章目录
一、I/O组织 二、常用I/O接口设计
2.1、程序控制接口设计 2.1.1、无条件控制 2.1.2、条件查询
2.2、中断控制接口设计 2.2.1、相关概念 2.2.2、 接口模型与控制流程 2.2.3、中断优先级判别
2.3、直接存储器访问（DMA）接口设计
三、接口传输方式对比
1
2
3
4
5
6
7
8
可由程序设置的中断允 许寄存器
+…
至CPU的INTR引 脚
…
…
12345678
由外设设置的 中断请求寄存器
有缘学习更多＋谓ｙｇｄ３０７６考证资料或关注桃报：奉献教育（店铺）
中断优先权编码电路
设备优先级由编码器连接 方式确定。
中断请求信号
+…
可由程序设置的 中断允许寄存器
1 2 3 4 5 6 78
结束
到设备7的中断 响应信号输出
到设备8的中断 响应信号输出
A1 A2
B1 B2 …
G1 G2
H1 H2
+…
可由程序设置的 中断允许寄存器
1234567
8
…
…
1234567
8
由外设设置的 中断请求寄存器
设备优先级由链式电路连 接顺序确定。
有缘学习更多＋谓ｙｇｄ３０７６考证资料或关注桃报：奉献教育（店 铺）
本章目录
一、I/O组织 二、常用I/O接口设计
2.1、程序控制接口设计 2.1.1、无条件控制 2.1.2、条件查询
2.2、中断控制接口设计 2.2.1、相关概念 2.2.2、 接口模型与控制流程 2.2.3、中断优先级判别
2.3、直接存储器访问（DMA）接口设计
三、接口传输方式对比
中断系统优先权
中断系统能实现优先权排队。 按各中断请求的重要程度排列CPU响应的次序称为中断优 先级。 即同时有多个中断请求到来时，CPU会首先响应和处理优 先级别最高的中断请求。 中断优先级的实现可以用软件或硬件设置。
中断的软件判优法 有缘学习更多＋谓ｙｇｄ３０７６考证资料或关注桃报：奉献教育（店铺）
设备优先级由软件查询 流程确定。
至CPU的 INTR引脚
+
比 A2 较 A1 器 A0
8-3 编
码 …… 器
1 A>B
ຫໍສະໝຸດ Baidu
2
B2 B1 B0
优先 权寄 存器 CPU
1 2 3 4 5 6 78
由外设设置的 中断请求寄存器
优先权失效信号
菊花链式排队电路
至CPU的INTR引脚
CPU的中断响 应信号INTA
到设备1的中断 响应信号输出
到设备2的中断 响应信号输出