类MIPS单周期处理器.doc

一、实验目的

1.了解微处理器的基本结构。

2.掌握哈佛结构的计算机工作原理。

3.学会设计简单的微处理器。

4.了解软件控制硬件工作的基本原理。

二、实验任务

利用 HDL 语言，基于 Xilinx FPGA nexys4实验平台，设计一个能够执行以下MIPS 指令集的单周期类MIPS 处理器，要求完成所有支持指令的功能仿真，验证指令执行的正确性，要求编写汇编程序将本人学号的ASCII 码存入 RAM 的连续内存区域。

（1）支持基本的算术逻辑运算如 add，sub，and ，or，slt ，andi 指令

（2）支持基本的内存操作如 lw， sw 指令

（3）支持基本的程序控制如 beq，j 指令

三、实验过程

1、建立工程

在ISE 14.7软件中建立名为 Lab1 的工程文件。芯片系列选择 Artix7, 具体芯片型号选择 XC7A100T,封装类型选择 CSG324,速度信息选择 -1 。

2、分模块设计

1)指令存储器 ROM 设计

新建 IP core Generator，命名为 irom 。设定的指令存储器大小为128 字，指令存储器模块在顶层模块中被调用。输入为指令指针（PC）与时钟信号（clkin），输出为 32 位的机器指令，并将输出的机器指令送到后续的寄存器组模块、控制

器模块、立即数符号扩展模块进行相应的处理。

然后制作 COE 文件。先使用 UltraEdit 编辑代码，代码如下

main:

addi $2,$0,85

sw $2,0($3)

addi $2,$0,50

sw $2,4($3)

addi $2,$0,48

sw $2,8($3)

addi $2,$0,49

sw $2,12($3)

addi $2,$0,53#

sw $2,16($3)

addi $2,$0,49#

sw $2,20($3)

addi $2,$0,51#

sw $2,24($3)

addi $2,$0,52#

sw $2,28($3)

addi $2,$0,54#

sw $2,32($3)

addi $2,$0,52#

sw $2,36($3)

j main

将其导入 QtSpim 中，选中机器码，加上前缀并将最后一行0x08100009 修改为 0x08000000，代码如下

MEMORY_INITIALIZATION_RADIX=16;

MEMORY_INITIALIZATION_VECTOR=

20020055,

ac620000,

20020032,

ac620004,

20020030,

ac620008,

20020031,

ac62000c,

20020035,

ac620010,

20020031,

ac620014,

20020033,

ac620018,

20020034,

ac62001c,

20020036,

ac620020,

20020034,

ac620024,

08000000,

保存为 .coe 文件，在 ROM 模块里调用。

2)数据存储器 RAM 设计

新建 IP core Generator ，命名为 dram 。数据存储器为RAM 类型的存储器，并且需要独立的读写信号控制。因此其对外的接口为clk、we、datain 、addr ；输

出信号为 dataout 。当时钟上升沿到来时，如果写信号（we）为真，根据 addr 所

表示的地址找到对应的存储单元，并将输入的数据（datain ）写到对应的存储单

元中；如果写信号为假，则根据addr 所表示的地址，将对应存储单元的数据送

到输出端（ dataout ）。在本实验中调用 ISE提供的 IP 核进行设计，设定的数据存

储器大小为 64 字。

数据存储器模块在顶层模块中被调用。输入的时钟信号来自于顶层模块的clkin，addr 信号来自于ALU 单元的输出端（对基地址与偏移量执行加操作），datain 来自于寄存器组的第二个数据输出端（Rtdata），而控制信号we则来自于

控制器对指令的译码。输出数据dataout 通过一个选择器（ MUX3 ）决定是否写

入到相应的寄存器。

初始化 dram 值： 0x55555555,在以后的仿真过程中可以用于验证是否正确调用

3)立即数符号扩展模块设计

对于 I 型指令，将指令的低十六位作为立即数符号扩展模块的输入inst[15:0], 如果十六位立即数的最高位（即符号位）为1，则在 inst[15:15]前面补 16 个 1，

如果为 0，则在前面补 16 个 0。然后将符号扩展之后的data[31:0] 通过一个选择

器（即 MUX2）输送到 ALU 单元的第二个源操作数输入端（即input2 ）。

代码如下：

module signext(

input [15:0] inst,

output [31:0] data

);

assign data=inst[15:15]?{16'hffff,inst}:{16'h0000,inst};

endmodule