北航DSP 赵洪亮编著 课后答案 最完全版

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

1.1数字信号处理与模拟信号相比有哪些优点

答:数字信号处理是采用计算机或数字信号处理器(DSP)和专用集成电路(ASIC)等专用处理设备,具有灵活、高速与高精度的优点,数字信号处理具有抗干扰强、设备尺寸小、造价低、效率高、能耗低等突出优点,这些都是模拟信号处理技术与设备所无法比拟的。如电视技术的发展,从模拟电视到数字高清、卫星直播,电视的质量、容量、时效性等性能都发生了质的变化,这些都是先进的数字信号处理技术与集成电路技术飞速发展的结果。

1.2简述DSP系统的组成

答:PPT第一章第一页第五个

1.3DSP芯片与普通单片机相比有什么特点

答:(1)在一个指令周期内可完成一次乘法和一次加法;

(2)程序和数据空间分开,可以同时访问指令和数据;

(3)片内具有快速RAM,通常可通过独立的数据总线在两块中同时访问;

(4)具有低开销或无开销循环及跳转的硬件支持;

(5)快速的中断处理和硬件I/O支持;

(6)具有在单周期内操作的多个硬件地址产生器;

(7)可以并行执行多个操作;

(8)支持流水线操作,使取指、译码和执行等操作可以重叠执行

1.4一个200阶的FIR滤波器,要分别利用TMS32055X和8051单片机完成对信号的实时处理。试估算一下,采样频率最高可各取多少?设滤波器洗漱和信号数据均为16位整数。

答:

1.5DSP芯片有哪些主要特点?

答:PPT第一章第二页左下

1.6什么事定点DSP芯片,什么事浮点DSP芯片,他们各自有什么优缺点?

答:浮点DSP能直接进行浮点运算,一次完成,是直接用硬件完成的。

而定点DSP无法直接完成浮点运算,需要用程序来辅助完成浮点运算。

1.7在进行DSP系统设计时,如何选择DSP芯片?

答:考虑因素在PPT第一章倒数第二页1.2.5

1.8、IT公司的DSP芯片主要有那几大类

答:TMS320C2000系列,主要用于数字化控制领域,TMS320C5000系列主要用于图像通信领域,TMS320C6000系列主要用于数字通信和音视频技术领域

1.9、TMS320C5000系列DSP芯片有什么特点

答:它是16位整数DSP处理器,目前有三代产品。同代产品使用相似的CPU结构,但拥有不同的片上存储器和外围电路,以满足各种不同用途的要求。C5000把存储器,外围电路与CPU集成在一个芯片上,构成了一个单片计算机系统,大大地低了整个DSP应用系统的成本和体积,提高了可靠性。

第二章

2.1 C55x芯片由哪些基本部分组成?

答:2.1、C55芯片由哪些基本部分组成

答:CPU、存储空间、片内外设

2.2、C55x的CPU 包含哪些功能单元

答:C55x的CPU包含5个功能单元:指令缓冲单元(I单元)、程序流单元(P单元)、地

址-数据流单元(A单元)、数据运算单元(D单元)和存储器接口单元(M单元)。

I单元包括32×16位指令缓冲队列和指令译码器。此单元接收程序代码并放入指令缓冲队列,由指令译码器解释指令,然后再把指令流传给其它的工作单元(P单元、A单元、D单元)来执行这些指令。

P单元包括程序地址发生器、程序控制逻辑。此单元产生所有程序空间地址,并送到PAB 总线。

A单元包括数据地址产生电路(DAGEN)、附加的16位ALU和1组寄存器。此单元产生读/写数据空间地址,并送到BAB、CAB、DAB总线。

D单元包括1个40位的筒形移位寄存器(barrel shifter)、2个乘加单元(MAC),1个40位的ALU,以及若干寄存器。D单元是CPU中最主要的部分,是主要的数据处理部件。

M单元是CPU和数据空间或I/O空间之间传输所有数据的中间媒介。

2.3VC5509A的片上外设有哪些?

答:PPT第二章,第四页右下角

2.45509A供电电源有哪些?CPU内核电压CVDD为什么采用低电压?

答:ppt第二章第七页上,因为DSP主要用于运算,运行速度快。工作电压低利于功耗的降低,利于芯片的散热,在全速运行时不会产生芯片的发热问题

2.5、C55x内部总线有哪些,各自的作用是什么

答:C55xCPU 含有12组内部独立总线,即

程序地址总线(PAB):1组,24位;

程序数据总线(PB):1组,32位;

数据读地址总线(BAB、CAB、DAB):3组,24位;

数据读总线(BB、CB、DB):3组,16位;

数据写地址总线(EAB、FAB):2组,24位;

数据写总线(EB、FB):2组,16位。

2.6、C55x的指令流水线有哪些操作阶段,每个阶段执行什么任务

答:C55x的指令流水线分为二个阶段,一取指阶段从存储器取来32位指令包,将其顾入指令缓冲队列中,并送48位指令包给第二流水阶段,二执行阶段对指令进行译码,并完成数据访问和计算

2.7、C55x的cpu包含哪几个累加器,在C54兼容模式(C54CM=1)下如何保持与C54的兼容

答:C55x的CPU 包括4个40位的累加器:AC0~AC3 ,4个累加器是等价的,任何一条使用一个累加器的指令,都可以通过编程来使用4个累加器中的任何一个。在C54x兼容模式(C54CM=1)下,累加器AC0、AC1分别对应于C54x里的累加器A、B

2.8.C55x的CPU包含哪几个状态寄存器?其中涉及到C54兼容模式的位有哪些?答:.状态寄存器ST0_55【状态位见PPT第二章15~20页】

1.累加器溢出标志ACOV0~3

2.进位位CARRY

3.DP位域

4.测试/控制位TC1。2

状态寄存器ST1_55

1.ASM位域

2.BRAF位

3.C16位

4.C54CM位

5.CPL位

6.FRCT位

7.HM位8.INMT位9.M40位10.SATD位11.SXMD位12.XF位

状态寄存器ST2_55

相关文档
最新文档