计算机组成原理第三章总线

（二）、EISA总线 是1989年，Compaq,HP,AST,Epson,NEC等九家公司联 合推出的一个32位总线标准，他保持了与ISA的完全兼容。 EISA总线支持CPU、DMA设备和总线主设备对存储器的32位 地址寻址，16位或32位数据传送宽度。 EISA总线虽有很多改进，但比较复杂，而且随着人们 对视频显示要求的不断提高，使得总线的传输率不能满足 要求，于是出现了局部总线。
调制解调器
…
3. PCI 总线结构
系统总线
CPU
3.4 构
总线结
存储器
PCI 桥
标准总线 33 MHz的32位数据通路 控制器
8 MHz的16位数据通路
PCI 总线
SCSIⅡ 控制器 高性能图形
ISA EISA
图文传真 调制解调器
多媒体
高速局域网
4. 多层 PCI 总线结构
CPU 存储器总线 桥0 桥4
三、总线上信息的传送
串行
并行
四、总线结构计算机举例
3.1 念
总线的基本概
1. 面向 CPU 的双总线结构框图
中央处理 器 CPU
I/O总线
M 总 线
主存储器 M.M
I/O接口
I/O接口
…
I/O接口
外部 设备1
外部 设备2
…
外部 设备n
2. 单总线结构框图
3.1 念
总线的基本概
单总线（系统总线）
I/O接口
3.3 总线特性及性能指 标
1.PCI总线特点 (1)传输速率：高最大数据传输率为133MB/s，当数据宽度 升级到64位，数据传输率可达266MB/s。这是其他总线难 以比拟的。它大大缓解了数据I/O瓶颈，使高性能CPU的功 能得以充分发挥，适应高速设备数据传输的需要。 (2)多总线共存：采用PCI总线可在一个系统中让多种总线 共存，容纳不同速度的设备一起工作。通过HOST-PCI桥接 组件芯片，使CPU总线和PCI总线桥接；通过PCI-ISA/EISA 桥接组件芯片，将PCI总线与ISA/EISA总线桥接，构成一个 分层次的多总线系统。高速设备从ISA/EISA总线卸下来， 移到PCI总线上，低速设备仍可挂在ISA/EISA总线上，继承 原有资源，扩大了系统的兼容性。
第三章
系统总线
3.1 总线的基本概念 3.2 总线的分类 3.3 总线特性及性能指标
3.4 总线结构
3.5 总线控制
一、总线的概念 二、特点
3.1 念
总线的基本概
是连接计算机各功能部件的信息传输线，是各个部件共享的传 输线。 在任何时刻，只可以有一个部件向总线上发送信息，但却可以 有一个或多个部件同时接收信息。控制向总线发送信息通常用带有 高阻态输的选通门实现。
3.3 总线特性及性能指 标
（三）、VESA总线 VESA总线是“视频电子标准协会”于1991年推出的32 位局部总线，把对数据传输率要求高的显示卡、网卡等通 过局部总线控制器与CPU总线相连，低速的I/O设备仍通过 ISA总线控制器与CPU总线相连，这样就构成了双总线结构。 （四）、PCI总线 全称为外围部件互连总线，也是局部总线，是由 Inter公司分别于1992年和1995年颁布的PCI V1.0和V2.1 规范，目前已得到广泛应用。PCI是一种同步且独立于处 理器的32位（V2.1支持64位）局部总线，并能实现即插即 用，即加电时，BIOS可自动检测机器配置，而给各个外围 设备分配中断请求号，存储器的缓冲区等，从而避免了 IRQ、DMA和I/O通道之间的冲突。
负载能力
驱动能力，总线接上负载 后，总线输入输出电平能 否保持在额定范围内
3.3 总线特性及性能指 标
四、总线标准
相同的指令系统，相同的功能，不同厂家生产的 各功能部件在实现方法上几乎没有相同的，但各厂 家生产的相同功能部件却可以互换使用，其原因在 于它们都遵守了相同的系统总线的要求，这就是系 统总线的标准化问题。
…
2. 三总线结构
3.4 构
总线结
CPU
I/O总线
主存总线
主存 I/O接口 I/O接口 … I/O接口
DMA总线
高速外设 设备1
…
设备n
3. 三总线结构的又一形式
局部总线
CPU 主存 局部I/O控制器
3.4 构
总线结
Cache
系统总线
局域网
SCSI
扩展总线接口
Modem
串行接口
扩展总线
4. 四总线结构
计算机各部件之间 的信息传输线
双向 与机器字长、存储字长有关
单向 与存储地址、 I/O地址有关
有出 有入
存储器读、存储器写 总线允许、中断确认
控制总线
中断请求、总线请求
3.2 总线的分类
3.通信总线
用于 计算机系统之间 或 计算机系统 与其他系统（如控制仪表、移动通信等）
之间的通信
串行通信总线
传输方式
集中式
计数器定时查询
独立请求方式
• 总线判优控制
分布式
2. 链式查询方式
3.5 制
BS -总线忙 BR-总线请求 BG-总线同意
总线控
数据线 地址线
总 线 控 制 部 件
BS BR
I/O接口0 BG
I/O接口1
…
I/O接口n
…
3.5 制
总线控
总线控制器使用三根控制线与所有部件相连,它们 是“总线请求”、“总线可用”、“总线忙”。与总线 相连的所有部件经公共的“总线请求线”发出申请。只 有在“总线可用”信号未建立时,“总线请求”才能被总 线控制器响应,并送出“总线可用”回答信号,串行地通 过每个部件。如果某个部件接收到“总线可用”信号, 但没有“总线请求”,则将该信号传给下一个部件,否则, 停止传送。该部件建立“总线忙”信号。去除“总线请 求”之后,即可进行数据的传送。“总线忙”信号维持 “总线可用”信号。“总线忙”在数据传送完后撤 消,“总线可用”信号也随之去除。可以看出,其优先次 序是由“总线可用”线所接部件的位置决定的，离总线 控制器越近的部件其优先权越高。
总 线 标 准
ISA EISA VL-BUS PCI AGP RS-232 USB
3.3 总线特性及性能指 标
（一）、ISA总线 ISA为工业标准总线，是IBM公司为其生产的PC系列微 机制定的总线标准。16位ISA总线信号包括数据线16根、 地址线24根，支持16级中断和7个DMA通道。ISA总线的最 大传输率为5MB/S。
PCI-ISA/EISA总线桥 ISA或EISA总线 ISA或EISA 设备 ISA或EISA 设备
PCI总线有三种桥：HOST桥，PCI / PCI桥，PCI / ISA或EISA桥。 1.它连接两条总线，使总线间相互通信。 2.桥是一个总线转换部件，可以把一条总线的地址空间映射到另一 条总线的地址空间上，从而使系统中任意一个总线主设备都能 看到同样的一份地址表。 3.利用桥可以实现总线间的猝发式传送。
3.5 制
总线控
4. 独立请求方式
总 线 控 制 部 件
3.5 制
BG-总线同意 BR-总线请求
BGn BRn BG1
总线控
数据线 地址线
BR1
BG0 BR0
I/O接口0
排队器
I/O接口1 … I/O接口n
3.5 制
总线控
• 每一个共享总线的设备均有一对总线请求线BRi和 总线授权线BGi。当设备要求使用总线时，便发出 该设备的请求信号。中央仲裁器中的排队电路决 定首先响应哪个设备的请求，给设备以授权信号 BGi。 • 独立请求方式的优点：响应时间快，确定优 先响应的设备所花费的时间少，用不着一个设备 接一个设备地查询。其次，对优先次序的控制相 当灵活，可以预先固定也可以通过程序来改变优 先次序；还可以用屏蔽(禁止)某个请求的办法， 不响应来自无效设备的请求。
并行通信总线
3.3 总线特性及性能指 标
一、总线物理实现
CPU 插件板 M.M 插件板 I/O 插件板
BUS
3.3 总线特性及性能指 标
二、总线特性
1. 机械特性
尺寸 形状
2. 电气特性
3. 功能特性 4. 时间特性
传输方向 和有效的 电平 范围 地址 数据 控制
每根传输线的 功能
信号的 时序 关系
3.4 构
总线结
一、单总线结构
单总线（系统总线）
I/O接口
I/O接口 …
I/O接口
CPU
M.M
外部 设备1 外部 设备2 … 外部 设备n
二、多总线结构
1. 双总线结构
主存总线
CPU 主存 通道
3.4 构
总线结
I/O总线
具有特殊功能的处理器 由通道对I/O统一管理
I/O接口 设备0
…
I/O接口 设备n
I/O接口 …
I/O接口
CPU
M.M
外部 设备1 外部 设备2 … 外部 设备n
3.1 总线的基本概 念 3. 以存储器为中心的双总线结构框图
系统总线
I/O接口
…
I/O接口
CPU
存储总线
M.M
外部 设备1 … 外部 设备n
3.2 总线的分类
1.片内总线
芯片内部 的总线
2.系统总线
数据总线 地址总线
ISA EISA
高性能图形 调制解调器 …
多媒体
高速局域网
2. VL-BUS局部总线结构
系统总线
CPU
3.4 构
总线结
主存控制器
存储器
局部总线 控制器
标准总线 控制器
VL BUS
33 MHz的32位数据通路
SCSIⅡ 控制器
ISA EISA …
图文传真
多媒体
高速局域网
高性能图形
8 MHz的16位数据通路
CPU
SCSI
3.4 构
总线结
主存
局部总线
图形
Cache/桥
多媒体
系统总线
局域网
高速总线
FAX 扩展总线接口
调制解调器
串行接口
扩展总线
三、总线结构举例
1. 传统微型机总线结构
CPU
33 MHz32位数据通路
3.4 构
总线结
系统总线
主存控制器 存储器
标准总线控制器 SCSI II 控制器
8 MHz16位数据通路
3.4 构
总线结
存储器
第一级桥
PCI总线4
PCI设备
第二级桥
桥5
PCI总线5
PCI总线0
总线桥
桥1
桥3
设备 PCI总线3 PCI总线1
第三级桥
标准总线
桥2
PCI总线2
3.5 制
总线控
一、总线判优控制
1. 基本概念
• 主设备(模块) 对总线有 控制权 响应 从主设备发来的总线命令
链式查询
• 从设备(模块)
二、总线通信控制
3.5 制
总线控
1. 目的 解决通信双方 协调配合 问题 2. 总线传输周期
总线周期：通过总线完成一次内存读写操作或完成 一次输入输出设备的读写操作所必需的时间。 总线周期类型 依据操作性质可以有4种类型：内存读周期、内 存写周期、I/O读周期、I/O写周期。
三、总线的性能指标
1. 总线宽度
3.3 总线特性及性能指 标
数据线 的根数 每秒传输的最大字节数（MB／s）
2. 标准传输率
4. 总线复Leabharlann Baidu 5. 信号线数 7. 其他指标
3. 时钟同步/异步 同步、不同步
地址线 与 数据线 复用
地址线、数据线和控制线的 总和
6. 总线控制方式 并发、自动、仲裁、逻辑、计数
3.3 总线特性及性能指 标
(3)独立于CPU ：PCI总线不依附于某一具体处理器，即PCI 总线支持多种处理器及将来发展的新处理器，在更改处理 器品种时，更换相应的桥接组件即可。 (4)自动识别与配置外设 用户使用方便。 (5)并行操作能力。 2.PCI总线的主要性能 (1)总线时钟频率33.3MHz/66.6MHz。 (2)总线宽度32位/64位。 (3)最大数据传输率133MB/s(266MB/s)。 (4)支持64位寻址。 (5)适应5V和3.3V电源环境。
3.3 总线特性及性能指 标
PCI总线标准所定义的信号线通常分成必需的和可选 的两大类。其信号线数有：必需信号线：主控设备49条， 目标设备47条。可选信号线：51条（主要用于64位扩展、 中断请求、高速缓存支持等）。信号线总数：120条（包 括电源线、地线、保留引脚等）。 主设备是指取得了总线控制权的设备，而被主设备选 中以进行数据交换的设备称为从设备或目标设备。作为主 设备需要49条信号线，若作为目标设备，则需要47条信号 线，可选的信号线有51条。利用这些信号线便可以传输数 据、地址，实现接口控制、仲裁及系统的功能。
3. 计数器定时查询方式
3.5 制
BS -总线忙 BR-总线请求
总线控
数据线 地址线
1 0
计数器
总 线 控 制 部 件
设备地址
BS BR
I/O接口0
I/O接口1
…
I/O接口n
•
总线上的任一设备要求使用总线时，通过BR线 发出总线请求。中央仲裁器接到请求信号以后，在 BS线为“0”的情况下让计数器开始计数，计数值通 过一组地址线发向各设备。每个设备接口都有一个 设备地址判别电路，当地址线上的计数值与请求总 线的设备地址相一致时，该设备 置“1”BS线，获 得了总线使用权，此时中止计数查询。 • 每次计数可以从“0”开始，也可以从中止点开 始。如果从“0”开始，各设备的优先次序与链式查 询法相同，优先级的顺序是固定的。如果从中止点 开始，则每个设备使用总线的优先级相等。 • 计数器的初值也可用程序来设置，这可以方便 地改变优先次序，但这种灵活性是以增加线数为代 价的