数字电子钟计时系统

摘要 (2)

正文

一、设计要求及技术指标 (3)

二、总体设计方案 (3)

三、各单元电路设计 (4)

1、秒钟/分钟计时电路设计 (4)

2、24/12进制递增计数器的设计 (6)

3、555定时器的设计 (7)

4、时间校对电路 (7)

四、电路总体安装与调试 (8)

五、器件选择 (8)

总结与致谢 (9)

参考文献 (10)

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且具有更更长的使用寿命，因此得到了广泛的使用。

本次课程设计要求设计一个数字钟，基本要求为数字钟的时间周期为24/12小时，数字钟显示时、分、秒，数字钟的时间基准一秒对应现实生活中的时钟的一秒。具有小时和分钟校对功能，利用555定时器产生标准秒脉冲，利用74160实现计数功能，秒、分、时的显示采用两个带译码功能的七段数码管。

正文数字电子钟计时系统

一、设计要求及技术指标

1、数字钟以24/12小时为一个技数周期。

2、准确计时，具有“时”（00～23）、“分”（00～59）、“秒”（00～59）数字显

示。

3、数字钟具有小时校对和分钟的功能。

4、本设计要求用555定时器构成多谐振荡器产生标准秒脉冲，作为数字钟的时间基准。

5、秒、分、时的计数可采用74160集成电路来实现。

6、秒、分、时的显示分别用两个数码管，分别显示各自的个位和十位，该数码管可采

取带译码功能的七段数码管。

二、总体设计方案

1、数字钟原理框图如图所示，电路一般包括以下几个部分：振荡器、分频器、译码显示电路、时分秒计数器、校时校分电路。对于各个部分而言数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲，所以要设置标准时间源。数字钟计时周期是24/12，因此必须设置24/12计数器，秒、分、时由七段数码管显示。为使数字钟走时与标准时间一致，校时电路是必不可少的。设计中采用开控制校时直接用秒脉冲先后对“时”“分“秒”计数器进行

校时操作。

2、各独立功能

部件的设计

（1）振荡器振

荡器是计时器的

核心，其作用是产

生一个标准频率

的脉冲信号。振荡

频率的精度和稳定度决定了数字钟的质量。可以采用集成电路555定时器与RC组成的多谐振荡器。输出的脉冲频率为f=1.43/[(R1+2R2)C] =1HZ，周期T=1/f=1s。

（2）计时器计时器获得秒脉冲信号后，可根据60秒为一分，60分为一小时，24/12时为一个计数周期的计数规则，分别确定秒，分，时的计数器。由于秒和分的显示都为60进制，因此他们可有两级十进制计数器组成，其中秒和分的个位为十进数器，十位为六进制计数器，可利用两片74160集成电路来实现。74160和74161一样，具有相同的逻辑符号，引脚图和功能表，各引脚图的功能和用法也相同。所不同的仅在于74160是十进制，而74161是十六进制。用6片74160构成秒计时器、分计时器、时计时器。芯片1、2构成秒计时器，74160为10进制，因为秒的十位为六进制，所以要改变进制就要进行改造，芯片2的QD Qc QB QA当输出为0110时，与非门输出为0，清零端使芯片清零。芯片3、4构成分计时器，原理和秒计时器一样。芯片5、6构成时计时器，由于时为24进制，所以，当芯片5的QB为1并且芯片6的Qc为1时此时应让芯片强制清零。所以连接一个与非门，在这个条件成立时，与非门的输出将使芯片强制清零

（3）时间校对电路时间校对电路由一个开关组成，开关的引脚一个节上一级的进位信号，一个接555定时器的输出端。当需要校对时间的时候，我们可以把开关接至555定时器的输出端，平常时开关打至上一级的进位信号端。

三、各单元电路设计

1、秒钟/分钟计时电路的设计

利用集成电路递增计数十进制器（74160）和带译码器的七段显示器数码管组成的数字钟电路。计数器74160的功能真值表如下所示。

CLR | LOAD | ENP | ENT | CLK | A B C D | QA QB QC QD RCO

----|------|-----|-----|-----|---------|--------------------

0 | X | X | X | X | X X X X | 0 0 0 0 0

1 | 0 | 0 | 0 | POS | X X X X | A B C D *1

1 | 1 | 1 | 1 | POS | X X X X | Count *1

1 | 1 | 1 | X | X | X X X X | QA0 QB0 QC0 QD0 *1

1 | 1 | X | 1 | X | X X X X | QA0 QB0 QC0 QD0 *1

- *1 - RCO goes HIGH at count 9 to 0.

根据计数器74160的功能真值表，利用两片74160组成的同步六十进制递增计数器如图所示，其中个位计数器（C1）接成十进制形式。十位计数器（C2）选择Qc与QB

做反馈端，经与非门（NEND）输出控制清零端（CLR`），接成六进制计数形式。个位与十位计数器之间采用同步级连复位方式，将个位计数器的进位输出控制端（RCO）接至十位计数器的计数容许端（ENT），完成个位对十位计数器的进位控制。将个位计数器的RCO端和十位计数器的QC、QA端经过与门AND1和AND2由CO端输出，作为六十进制的进位输出脉冲信号。当计数器计数状态为59时，CO端输出高电平，步级连方式下，容许高电位计数器计数。电路创建完成后，进行仿真实验时，利用信号源1Hz 方波信号作为计数器的时钟脉冲源。

图1秒钟/分钟计时电路图

因为秒脉冲与分钟计数均由六十进制递增计数器来完成,为在构成数字钟系统时使得电路简化,将上图的电路可创建为子电路表示，如图2所示。

图2 秒钟/分钟计时子电路