4数据选择器和译码器.
数字电路4数据选择器及数值比较器
解：如图连接方式， (1)当 A2=0 时， ★ 地址范围：000 ~ 011 ★ 上边选择器工作;通过
地址A1A0从D0~D3中选 择一个数据经Y1输出。 ★ 下边选择器被禁止，输 出Y2为低电平。 (2) 当A2=1时， ★ 地址范围：100 ~ 111
★ 下边选择器工作; 通过地址A1A0 从D4~D7中选择一个数 据经Y2 输出。
例2. 分别用4选1和8选1数据选择器实现逻辑函数
Y AB AC ABC ABC
解：（1）用4选1（四路）数据选择器实现
Y ( A2 A1A0 )D0 ( A2 A1A0 )D1 ( A2 A1A0 )D2 ( A2 A1A0 )D3 ( A2 A1A0 )D ( A2 A1A0 )D5 ( A2 A1A0 )D6 ( A2 A1A0 )D7
(2) 双 “4选1”数据选择器可以提供8个数据输入端； (3) “4选1”数据选择器只有2位地址输入，故需要利用
★ 编码器 ★ 译码器 ★ 数据选择器（多路选择器）、数据分配器 ★ 算术逻辑运算单元 ★ 数值比较器
数据选择器
工作原理：
数据选择器就是在数字信号的传输过程中，从一组 数据中选出某一个送到输出端，也叫多路开关。
又称多路选择器(Multiplexer，简称MUX)或多路开关。
数据选择器: 根据地址码的要求，从多路输入信号中 选择其中一路输出的电路.
即可得输出函数
Y
ST'
Y
A A2
74LS151
B A1
C
A0 D0 D1 D2 D3 D4 D5 D6 D7
0
1
卡诺图法求解
解：(1)选择数据选择器 选用 74LS151
实验三组合逻辑电路应用——译码器、数据选择器
实验三组合逻辑电路应用——译码器、数据选择器
译码器和数据选择器是现代数字电子学中常用的两种组合逻辑电路。
它们可以将输入
的二进制信号转换为对应的输出信号，并且在数字电路中具有广泛的应用。
一、译码器
译码器是一种将输入的二进制信号转换成对应输出信号的数字电路。
译码器的作用是
将输入的地址码转换成溢出电路所能识别的控制信号，通常用来将不同的地址码映射到不
同的设备或功能上。
比如在存储器系统中，根据不同地址码，从RAM或者ROM中取出相应
的数据或指令。
除此之外，译码器还可以用于数据压缩、解码、解密等领域。
在一些数字电路中，译
码器还可以充当多路复用器、选择器等电路的功能。
译码器的分类按照其输入和输出的码制不同，可以分为译码器、BCD译码器、灰码译
码器等。
其中，最常见的是2-4译码器、3-8译码器、4-16译码器等。
二、数据选择器
数据选择器是一种多路选择器，根据控制信号选择输入端中的一个数据输出到输出端。
选择器的控制信号通常由一个二进制码输入到它的控制端，二进制码的大小由选择器的通
道数决定。
数据选择器广泛用于控制、多媒体处理、信号处理等方面。
数据选择器与译码器相比，最主要的区别在于其输出可以不仅限于数字信号。
数据选
择器可以处理模拟信号、复合信号等多种形式的信号，因为它可以作用于信号的幅度、相位、频率等方面。
数据选择器按照输入和输出的端口取数的不同，可以分为单路选择器和多路选择器。
常见的有2-1选择器、4-1选择器、8-1选择器、16-1选择器等。
数电04典型的组合逻辑集成电路
Y3 EAB
Yi Emi
mi是A、B旳第i个最小项
例：当E=0时，
若AB=10→m2=1，其他mi=0，此时，Y 2 0
*24
2、集成电路译码器
(1 )二进制译码器
(a) 74HC139集成译码器
1/2 74x139
E
E Y0
Y0
Y1
Y1
A0
A0 Y2
A1
A1
Y3
Y2 Y3
功能表
输入
输出
E A1 A0 Y0 Y1 Y2 Y3 H ××H H H H
H H × × × × × ××H H H H L
H L H × × × × ××H H L H L
H L L H × ×× ××H L H H L
H L L L H × × ××H L L H L
H L L L L H ×××L HHH L
H L L L L L H ××L H L H L
H L L L L L LH×L LHH L
1
1
1
1
三级门电路: 一级反相器 一级四输入与门 一级二输入或门
&
≥1 Y1
&
&
≥1 Y0
&
逻辑图
P101
图4-5-2
*
8
Y 1 I 0 I 1I 2 I 3 I 0 I 1I 2I 3 I0 I1 I2 I3 10 0 0
Y1 Y0 00
Y 0 I 0I 1I 2I 3 I 0I 1I 2I 3 2 0 1 0 0 0 1 30 0 1 0 1 0
编码器能按预先设定旳优先级别，只对其中优先权
最高旳一种进行编码。
*4
实验三-数据选择器译码器全加器
实验三：数据选择器和译码器应用1. 能力培养目标● 理解数据选择器和译码器的逻辑功能● 运用数据选择器和译码器的逻辑关系设计实际应用2. 项目任务要求（1）测试4选1数据选择器的逻辑功能，通过示波器观测每种组合下数据选择器的输出波形（2）测试2-4线译码器的逻辑功能（3）将2-4线译码器扩展组成3-8线译码器，利用两个2-4线译码器扩展组成3-8线译码器（4）利用2-4线译码器设计并实现组合逻辑电路B A F ⊕=【选做】3. 项目分析（1） 数据选择器及主流芯片数据选择器是一种多输入、单输出的组合逻辑电路，其应用主要包括通过级联进行通道扩展数据输入端的个数；或者配合门电路实现逻辑函数，组成函数发生器。
数据选择器中常见的芯片有双4选1数据选择器74LS153芯片。
74LS153中的引脚G 用于控制输出。
当G 为高电平时，禁止输出，引脚Y 输出为低电平；当G 为低电平时，允许输出，由数据选择端B 、A 决定C 0、C 1、C 2、C 3中的哪个数据送往数据输出端Y 。
14131211109161234567双4选1数据选择器 74LS153Vcc2GA2C 32C 22C 12C 01Y1GB1C 31C 21C 11C 01582YGND图2-3-1 74LS153引脚结构图 表2-3-1 4选1数据选择器真值表选择输入 数据输入 选通 输出 B A C 0 C 1 C 2 C 3 G Y X X X X X X H L L L L X X X L L L L H X X X L H L H X L X X L L L H X H X X L H H L X X L X L L H L X X H X L H H H X X X L L L H HX X X HLH（2） 译码器及主流芯片译码器中常见的芯片有双2-4线译码器74LS139，其引脚结构图和真值表分别如下：14131211109161234567双2-4线译码器 74LS139Vcc2G2A2B2Y 02Y 12Y 21Y 31G1A1B1Y 01Y 11Y 21582Y 3GND图2-3-2 74LS139引脚结构图 表2-3-2 2-4线译码器真值表输入端输出端允许G选择B AY 0（____________________0BA G Y =） Y 1（_________________1B A G Y =） Y 2（_________________2B A G Y =）Y 3（______________3B A G Y =）H X X H H H H L L L L H H H L L H H L H H L H L H H L H LH HH H H L在74LS139中，引脚G 用于控制输出。
译码器、数据选择实现组合逻辑电路的设计(完整电子教案)
译码器、数据选择实现组合逻辑电路的设计（完整电子教案）7.1 利用译码器实现输出控制【项目任务】市电互补控制器中共有4种工作模式，编号0为停机、1为太阳工作、2为市电互补、3为市电模式。
当停机模式时，市电和光伏电不导入；当太阳工作模式，市电不导入，光伏电导入；当市电互补模式，市电和光伏电都导入；当市电模式，市电导入，光伏发电部导入。
利用译码器实现上述组合逻辑电路功能。
图7.1译码器实现输出控制【信息单】一、编码器在数字系统中，把二进制码按一定的规律编排，使每组代码具有特定的含义，称为编码。
具有编码功能的逻辑电路称为编码器。
编码器是一个多输入多输出的组合逻辑电路。
按照编码方式不同，编码器可分为普通编码器和优先编码器；按照输出代码种类的不同，可分为二进制编码器和非二进制编码器。
1．普通编码器普通编码器分二进制编码器和非二进制编码器。
若输入信号的个数N与输出变量的位数n满足N=2n，此电路称为二进制编码器；若输入信号的个数N与输出变量的位数n不满足N=2n，此电路称为非二进制编码器。
普通编码器任何时刻只能对其中一个输入信息进行编码,即输入的N个信号是互相排斥的。
若编码器输入为4个信号，输出为两位代码，则称为4线-2线编码器(或4/2线编码器)。
2．优先编码器优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的信号进行编码的编码器。
3．集成编码器10线-4线集成优先编码器常见型号为54/74147、54/74LS147，8线-3线常见型号为54/74148、54/74LS148。
4．编码器举例(1)键控8421BCD 码编码器10个按键S 0～S 9代表输入的10个十进制数0～9，输入为低电平有效，即某一按键按下，对应的输入信号为0，输出对应的8421码，输出为4位码，所以有4个输出端A 、B 、C 、D 。
真值表见表7.1，由真值表写出各输出的逻辑表达式为 9898S S S S =+=A76547654S S S S S S S S =+++=B 76327632S S S S S S S S =+++=C 9753197531S S S S S S S S S S =++++=D表7.1键控8421BCD 码编码器真值表(2)二进制编码器用n 位二进制代码对2n 个信号进行编码的电路称为二进制编码器。
总结译码器和数据选择的使用体会
总结译码器和数据选择的使用体会
译码器和数据选择是数字电路设计中常用的元器件。
在我的学习和实践中，我对它们
的使用有了一些体会。
首先，对于译码器的使用，需要明确它的作用。
译码器可以将输入的数字信号转换为
对应的输出信号。
在实际的电路设计中，我们可以使用译码器来减少逻辑门的使用，从而
降低电路的成本和复杂度。
例如，在设计一个计数器时，我们可以使用译码器将二进制计
数器的输出转换为七段数码管的控制信号，这样可以实现数字的显示，同时电路的成本和
复杂度都会降低。
其次，数据选择器也是数字电路设计中常用的元器件。
它可以根据控制信号从多个输
入信号中选择一个输出信号。
数据选择器的使用可以帮助我们简化电路结构，减少逻辑门
的使用，提高电路的可读性和可维护性。
例如，在设计一个多路选择器时，我们可以使用
数据选择器来对控制信号进行译码，并从多个输入信号中选择一个输出信号。
需要注意的是，在使用译码器和数据选择器时，我们要仔细考虑控制信号的设计和输
入信号的排列方式。
如果控制信号设计不当，容易出现选错信号的情况。
而如果输入信号
排列不合理，可能会导致电路结构复杂，难以维护。
此外，在实际的电路设计中，我们还需要考虑译码器和数据选择器的延迟时间和功耗。
如果延迟时间过长，可能会导致电路运行速度变慢；而功耗过高，则会浪费电能，造成电
路故障和损害。
译码器和数据选择器实验总结
译码器和数据选择器实验总结译码器和数据选择器实验总结本实验主要内容为熟悉译码器和数据选择器的原理和操作，大致内容如下：一、简介译码器是一种将二进制输入信号转换成更加易读的输出信号的电路，其中包括多路译码器、十位译码器、编码器等。
数据选择器通常出现在计算机系统中，该器件的作用是将多种输入信号转换成一种指定的输出信号。
二、原理1.译码器原理译码器是一种将二进制、十六进制等格式的数字信号转换成常见的按键输入信号信号的电路，它由一组控制端、一组输出端以及一个多位的数据输入端所组成。
当某一组特定的输入条件出现时，译码器会将这组特定输入条件转换成一组不同的输出信号，而其他的输入条件则不会产生任何的输出信号。
2.数据选择器原理数据选择器是一种将输入信号的取值从多种多样的可能范围内取出其中的一种，然后将输出信号的取值传送到输出端的一种电路，它具有输入、输出和控制三端。
在数据选择器的运行过程中，当控制端取得特定的值时，数据选择器会从多个输入端中提取出对应的输入值输出到输出端，而当控制端取得不同的值时，数据选择器会从多个输入端中提取出不同的输入值输出到输出端。
三、实验1.译码器实验本实验采用74LS138作为译码器，实验目的是通过对其输入端和输出端的测试，得出译码器的功能特性和工作原理。
经过实验，发现，译码器将输入信号x、y、z的二进制信号转换成由8个输出信号(A、B、C、D、E、F、G、H)组成的更加易读的信号，当某一组特定的输入信号出现时，该特定的输入条件转换成一组不同的输出信号，而其他的输入条件则不会产生任何的输出信号。
2.数据选择器实验本实验采用CD4567作为数据选择器，实验目的是通过使用数据选择器，观察输入信号和输出信号，实现指定的信号的转换。
经过实验，发现，当控制端取得特定的值时，数据选择器会从多个输入端中提取出对应的输入值输出到输出端，而当控制端取得不同的值时，数据选择器会从多个输入端中提取出不同的输入值输出到输出端，这样的控制能够实现输入信号和输出信号之间的转换。
实验3-译码器和数据选择器
a f e d g b c
…… …… …… ……
数字显示译码器的接线
发光二极管可以单独封装， 发光二极管可以单独封装，也可以组合 封装为LED数码管。 LED数码管 封装为LED数码管。
25 50 100 200 0 K K K K
0 0
0 0 1 0 1 0 0 1 1
注意事项
①
；
思考题
① ②
选用74139和7400等芯片连接成全加器； 和 等芯片连接成全加器； 选用 等芯片连接成全加器 选用74153和7400等芯片连接成全加器； 等芯片连接成全加器； 选用 和 等芯片连接成全加器
实验操作
3、数据选择器的测试及应用
将双四选一数据选择器74153 74153中的一路输人和输出分 （ 1 ） 将双四选一数据选择器 74153 中的一路输人和输出分 别接电平开关和电平显示发光二极管， 别接电平开关和电平显示发光二极管 ， 按表输人电平分别 置位，填输出状态表： 置位，填输出状态表：
实验原理
g f ab
a
f
e
g
b
c
d 发光二极管按驱动方式又分为共阳极和 共阴极接法。 共阴极接法。 ed c 共阳极接法 共阴极接法 输 输 V a b c d e f g 入 入 +5 高 低 有 有 效 效 a b c d e f
g
数据选择器
实验原理
在数字系统传输过程中，有时要从一组输入数据中， 在数字系统传输过程中，有时要从一组输入数据中，选择出 某一个数据，完成这种功能的逻辑电路称作数据选择器（ 某一个数据，完成这种功能的逻辑电路称作数据选择器（或 称为多路选择开关）。数据选择器是一个多输入， ）。数据选择器是一个多输入 称为多路选择开关）。数据选择器是一个多输入，单输出的 组合逻辑电路。 组合逻辑电路。
《数字逻辑》第5章作业与习题
二、习题
1）填空题
1．在数字系统中，用二进制代码表示特定对象的过程称为
；n
位二进制编码器有 个输入，有 个输出。
2．将十进制数的十个数字编成二进制代码的过程叫做
。
个。
8．输出高电平有效的 4 线-16 线译码器的输入 A3~A0=1010 时，输出 Y15～
Y0=
。
9．全加器与半加器的区别是
。
10．当输入信号改变状态时，输出端可能出现虚假过渡干扰脉冲的现象叫做
。
2）单选题
1．在二进制译码器中，若输入有 4 位代码，则输出最多有（ ）信号。
①2个
②4个
③8个
④ 16 个
5．能实现从多个输入端中选出一路作为输出的电路称为（ ）。
① 触发器
②计数器
③ 数据选择器 ④ 译码器
6．把代码所表示的特定含义翻译出来的过程称为（ ）。
① 译码
② 编码
③ 数据选择 ④ 奇偶校验
7．用输出高电平有效的译码器实现组合逻辑电路时，还需或门
8．用输出低电平有效的译码器实现组合逻辑电路时，还需要（ ）。
① 与非门 ② 或非门 ③ 与门
④ 或门
9．半导体数码管的每个显示线段都是由（ ）构成的。
① 灯丝 ② 发光二极管 ③ 发光三极管 ④ 熔丝
3）问答与设计题
1. 组合逻辑电路在功能和电路组成上各有什么特点？
4
2. 二进制编码器和优先编码器各有何特点？优先编码器适于什么场合？试 举例说明。
3. 什么是数据选择器？数据选择器有什么功能和用途？ 4. 什么是译码器？二进制译码器有哪些特点和用途？ 5. 什么是奇偶校验器？奇偶校验器有什么功能和用途？ 6. 常用的组合逻辑集成部件包括哪些类型？ 7. 分析教材 P134 图 4.64 所示电路的逻辑功能，写出 Y1、Y2 的函数表达 式，列出真值表，并指出电路完成什么功能。 8. 用 Verilog HDL 设计 1 位全减器电路，设 X、Y、BI 分别为被减数、减 数、来自低位的借位，DO、BO 分别为差、向高位的借位。 9. 采用 function 块语句设计高电平有效的 8 线-3 线编码器，然后用函数调 用的方法实现此编码器电路。假设输入信号为 din[7:0]，输出信号为 dout[2:0]。 10. 用 Verilog HDL 设计输出为低电平有效的 2 线-4 线译码器电路，使能信 号为低电平有效。 11. 分别用 assign 语句和 always 块中的赋值语句设计一个 4 位二进制数的加 /减运算电路。当控制信号 M=0 时进行加法运算，而 M=1 时进行减法运算。注 意加法运算时要考虑来自低位的进位输入和向高位的进位输出，减法运算时要考 虑来自低位的借位和向高位的借位。采用这两种语句赋值时，对变量的类型各有 什么要求？ 12. 用 Verilog HDL 设计将余 3BCD 码转换成 8421BCD 码的码转换电路。 13. 分析下面 Verilog HDL 源程序，说明程序描述电路的功能。
组合逻辑器件dd4
逻辑图
6
2. 键盘输入 键盘输入8421BCD码编码器 码编码器
S0~S9 代表 十个按键，即对应十进制数 十个按键，即对应十进制数0~9输入 输入 为输出代码(A为最高位 鍵，ABCD为输出代码 为最高位 ， 为输出代码 为最高位)， GS为使能标志。 为使能标志。 为使能标志 该编码器为输入低电平有效。 该编码器为输入低电平有效。
4
1.
4线—2线编码器 线 线编码器
输入 I1 I2 0 0 1 0 0 1 0 0 输出 Y1 Y0 0 0 0 1 1 0 1 1
功能表
I0 1 0 0 0
I3 0 0 0 1
逻辑表达式
5
逻辑功能
中的某一个输入为1 当 I0~I3 中的某一个输入为 时 ， 输 即为相对应的代码。 出Y1Y0即为相对应的代码。
（4）逻辑表达式
(5)引脚图 引脚图
14
复习
（1）逻辑图 ） （2编码器 线优先编码器74148
15
EI2＝0，编码器工作。I15， EO2＝EI1I150，I，片0Ⅱ ， 编码器工作。 …I8任一为低电平， 如 I15…I8 不编码， 任一为低电平 …I 不编码 ， 高位片的编码优先级别高于低位片， 最高， 任 高位片的编码优先级别高于低位片， ＝最高7，I0最 编码。 EI＝EIⅠ编码器禁止编码。 一为低电平， 1＝1， 。 编码。 编码。 编码。 EO2，片，编码器禁止编码。 一为低电平 2＝1， 编码片Ⅰ不编码 ， 低。 16
二进制译码器的一般原理图
X0
n个输入端 个输入端 2n个输出端 使能输入端EI 使能输入端
X1 Xn-1
二进制 译码器
Y0 Y1 Y2n-1
EI使能输入20
译码器和数据选择器
实验四 译码器及其应用一、实验目的1.掌握中规模集成译码器的逻辑功能和使用方法2.熟悉数码管的使用二、实验原理译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器可分为通用译码器和显示译码器两类。
前者又分为变量译码器和代码变换译码器。
1.变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。
若有n 个输入变量，则有2n 个不同的组合状态，就有2n 个输出端供其使用。
而每一个输出所代表的函数对应于n 个输入变量的最小项。
以3线－8线译码器74LS138为例进行分析，图4－1(a)、(b)分别为其逻辑图及引脚罗列。
其中 A 2 、A 1 、A 0为地址输入端，0Y ～7Y 为译码输出端，S 1、2S 、3S 为使能端。
(a) (b)图4－1 3－8线译码器74LS138逻辑图及引脚罗列表4－1为74LS138功能表当S 1＝1，2S ＋3S ＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。
当S 1＝0，2S ＋3S ＝X 时，或者 S 1＝X，2S ＋3S＝1时，译码器被禁止，所有输出同时为1。
表4－1输 入输 出S 1 2S +3S A 2A 1 A 0 0Y1Y2Y3Y 4Y5Y6Y 7Y1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 0 × × × × 1 1 1 1 1 1 1 1 × 1×××11111111二进制译码器实际上也是负脉冲输出的脉冲分配器。
常用组合逻辑电路模块
的全部最小项取反。
禁止译码状态下，输出均为１
74138集成译码器的功能表
从真值表可知，每组3个变量输入，在8个输出中只有一个引脚为 “0”（且正好与输入代码是一一对应），其余7个全为“1”，这种译 码输出称为低电平效；根据输出引脚哪一条线有效，就可知道具体 输入的二进制代码是哪一种组合，这就是译码功能。输入为3位二 进制数，输出为8条引线，此电路习称为3-8线译码器。
（1）二~十进制编码器
十个按键8421码ቤተ መጻሕፍቲ ባይዱ码器功能表
（2）优先编码
二-十进制（9-4）优先编码器74HC147
二-十进制（9-4）优先编码器74HC147功能表
（3）编码器的扩展 由编码器的输入端不够时，可以利用 编码器的使能端来实现扩展。如74148是83线编码器，只能对8条输入线进行编码， 但如要对16条输入线进行编码，则可以用 两块74148进行编码，编码输出4位二进制 码的优先编码器。
据3个二进制数相加及加法规则，不难列出全加器的真值表。表 中Ai、Bi为两个1位二进制数，Ci是低位的进位数，Si为全加和， Ci+1是向相邻高位的进位数。
据表可得Si和Ci+1的逻辑表达式：
Si Ai B i Ci Ai Bi C i Ai B i C i Ai Bi Ci Ci ( Ai B i Ai Bi ) C i ( Ai Bi Ai B i ) Ai Bi Ci Ci 1 Ai Bi Ci Ai B i Ci Ai Bi C i Ai Bi Ci Ci ( Ai Bi Ai B i ) Ai Bi (C i Ci ) Ci ( A B) Ai Bi
(2)数字显示译码器
数字显示译码器将BCD代码 译成数码管显示字所需要的 相应高、低电平信号，使数 码管显示出BCD代码所表示 的对应十进制数，这是一种 代码译码器。 74HC4511 是 8421BCD 码 七 段 显示译码器。
《数字逻辑设计》第7章 数据选择器及译码器
P1
P2
P9
P3
P8
Gnd P4
P7 P6
P5
扩展
W=(P8•P9)’ Y=(P2•P3•P6•P7)’
X=(P4•P5•P6•P7)’ Z=(P1•P3•P5•P7•P9)’
X
Y
Z
&
&
&
&
1. 二进制编码器——例：4线-2线编码器
Example
4:2编码器
计算机配有四个外部设备：声卡(A0),硬盘驱动器 (A1),鼠标(A2),网卡(A3)，B0、B1为编码输出。
g
CD
AB 00 01 11 10 00 1 1 0 0 01 0 0 1 0 11 × × × × 10 0 0 × ×
g=A+CD+BC+BC
编码器（Encoders）
编码器——
♦ 特点：多输入、多输出的组合逻辑电路 ♦ 功能：将二进制码按照一定规律编排，使其具有特定含义
（如：8421BCD码用1000 代表数字8），与译码器互逆。
0 1 0 0 0 1 1 001 1 4
0 1 0 1 1 0 1 101 1 5
0 1 1 0 1 0 1 111 1 6
0 1 1 1 1 1 1 000 0 7
1 0 0 0 1 1 1 111 1 8
1 0 0 1 1 1 1 101 1 9
七段数码管
f g COM a b
a
f
b
g
e
c
d
e d COM c
A1
A0
典型应用——实现常规逻辑函数
A
D0
D1
D2
数电实验实验报告四译码器和数据选择器
数电实验实验报告四译码器和数据选择器引言：本实验旨在了解和掌握四译码器和数据选择器的原理和应用。
四译码器是数字电子电路中常见的器件，它将一个四位的二进制输入信号转换为一个十六位的输出信号。
数据选择器是另外一种常见的数字电路设备，它根据一个控制信号选择多个输入信号中的其中一个输出。
通过本实验，我们将深入学习和理解这些器件的工作原理和应用。
一、实验内容1.实验仪器和器件的使用本实验使用了以下工具和器材：数字万用表、集成电路74LS138、74LS151和74LS1532.实验步骤（1）将74LS138、74LS151和74LS153集成电路插入实验台的插座中。
（2）根据实验电路图连接电路。
（3）使用数字万用表检查电路连接的正确性。
（4）接通电源，观察四译码器和数据选择器的工作情况。
（5）根据实验要求，进行不同的输入输出组合测试。
（6）记录实验结果并分析。
二、实验原理1.四译码器四译码器是一种数字电路器件，它将一个四位的二进制输入信号转换为一个十六位的输出信号。
常见的四译码器有74LS138、74LS138采用电平译码的方式实现，当满足选择条件时，一个指定的输出信号会变为低电平，其他输出信号为高电平。
具体的工作原理如下：输入信号A、B、C用于选择要输出的信号。
当输入信号满足以下条件时，对应的输出Y变为低电平，其他输出Y为高电平：Y0=ABCY1=ABCY2=ABCY3=ABCY4=ABCY5=ABCY6=ABCY7=ABC数据选择器是另外一种常见的数字电路设备，它根据一个控制信号选择多个输入信号中的其中一个输出。
常见的数据选择器有74LS151和74LS153、74LS151是一个8位数据选择器，它有三个2位选择信号，根据选择信号选择要输出的数据。
74LS153是一个4位数据选择器，它有两个2位选择信号。
具体的工作原理如下：选择信号A、B用于选择要输出的数据。
当选择信号满足以下条件时，对应的数据输出：对于74LS151：Y0=D0Y1=D1Y2=D2Y3=D3Y4=D4Y5=D5Y6=D6Y7=D7对于74LS153：Y0=S0Y1=S1Y2=S1Y3=S1三、实验结果和分析在本次实验中，我们连接了74LS138、74LS151和74LS153三个集成电路，并根据实验要求进行了不同的输入输出组合测试。
实验五 译码器和数据选择器的使用
实验五：译码器和数据选择器的使用1．实验目的1) 熟悉数据分配器和译码器的工作原理与逻辑功能。
2) 掌握数据分配器和译码器的使用2．理论准备1) 具有译码功能的逻辑电路称为译码器。
译码即编码的逆过程，将具有特定意义的二进制码进行辨别，并转换成控制信号。
按用途来分，译码器大体上有以下3类：（1）变量译码器；（2）码制变换译码器；（3）显示译码器。
2) 数据选择器又称多路开关，它是以“与或非”门或以“与或”门为主体的组合电路。
它在选择控制信号的作用下，能从多个输入数据中选择某一个数据作为输出。
常见的数据选择器有以下5种：（4）4位2通道选1数据选择器；（5）4通道选1数据选择器；（6）无“使能”端双4通道选1数据选择器；（7）具有“使能”端的互补输出地单8选1数据选择器。
3．实验内容1) 3线-8线译码器(74138)的功能测试2) 用3-8译码器设计一位全减器3) 用双4选1数据选择器(74153)设计一位全减器提示说明：①用译码器设计组合逻辑电路设计原理；②利用译码器产生输入变量的所有最小项，再利用输出端附加门实现最小项之和；③双4选1数据选择器：在控制信号的作用下，从多通道数据输入端中选择某一通道的数据输出Y=[D0(A1’A0’)+D1(A1’A0)+D2(A1A0’)+D3(A1A0)].S。
4．设计过程1）用3-8译码器设计一位全减器。
（1）分析设计要求，列出真值表。
如表一。
输入输出G1 G2A+G2B C B A Y0YY1 Y2 Y3 Y4 Y5 Y60 x x x x 1 1 1 1 1 1 1 1 x 1 x x x 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 11 0 0 0 1 1 0 1 1 1 1 1 11 0 0 1 0 1 1 0 1 1 1 1 11 0 0 1 1 1 1 1 0 1 1 1 11 0 1 0 0 1 1 1 1 0 1 1 11 0 1 0 1 1 1 1 1 1 0 1 11 0 1 1 0 1 1 1 1 1 1 0 11 0 1 1 1 1 1 1 1 1 1 1 0表一3-8译码器设计一位全减器真值表（2）根据真值表，写出逻辑函数表达式。
数据选择器和译码器实验报告
《数字逻辑》实验报告题目：数据选择器和译码器一、实验目的1.熟悉数据选择器的逻辑功能。
2.熟悉译码器的逻辑功能。
二、实验所用器件和仪表1.双4选1数据选择器74LS153 1片2.双2-4线译码器74LS139 1片3.万用表4.示波器三、实验内容1.测试74LS153中一个4选1数据选择器的逻辑功能。
4个数据输入引脚C0-C3分别接试验台上的500KHz、50KHz、5KHz、单脉冲器QD。
变化数据选择引脚A、B和使能引脚G的电平，产生8中不同的组合。
观测每种组合下数据选择器的输出波形。
2.测试74LS139中一个2-4译码器的逻辑功能4个译码输出引脚Y0-Y3接电平指示灯。
改变引脚G、B、A的电平，产生8种组合。
观测并记录指示灯的显示状态。
四、实验方法1.74LS153实验：按要求连接电路后，改变开关K1、K2、K3状态，观察波形改变状况。
2.74LS139实验：按要求连接电路后，改变开关K1、K2、K3状态，观察指示灯改变情况。
五、实验结果1.74LS153实验：实际连接电路如图2-1所示：图2-1实验所得74LS153真值表：如图2-2选择输入数据输入选通输出B A C0 C1 C2 C3 G Y X XL LL LL HL HH LH LH HH HX X X XL X X XH X X XX L X XX H X XX X L XX X H XX X X LX X X HHLLLLLLLLLLHLHLHLH图2-22.74LS139实验：实际连接电路如图2-2所示：图2-2实验所得74LS153真值表：输入端输出端允许G选择B A Y0 Y1 Y2 Y3H L L L L X XL LL HH LH HH H H HL H H HH L H HH H L HH H H L。
译码器和数据选择器实验报告
译码器和数据选择器实验报告实验目的：1.了解译码器和数据选择器的原理和功能2.掌握译码器和数据选择器的使用方法3.探究译码器和数据选择器在数字电路中的应用实验仪器和材料：1.实验板2.译码器芯片（74LS138）3.数据选择器芯片（74LS151）4.电源线5.逻辑开关6.连接线实验原理：译码器是数字电路中的一种组合逻辑电路，用于将输入的代码转换为对应的输出信号。
它根据输入代码的不同，从多个输出端口中选择一个端口输出高电平信号。
数据选择器是一种多路选择器，根据输入的数据选择信号选择其中一个输入端口的数据进行输出。
数据选择器的功能是根据数据选择信号选择其中一个输入端口的数据，输出到输出端口。
实验步骤：1.将译码器芯片（74LS138）插入到实验板的芯片插座上。
2.连接三个逻辑开关到译码器芯片的输入端（A0、A1和A2）上，分别作为输入代码。
3.设计一个逻辑电路，将译码器芯片的八个输出端口（Y0至Y7）连接到八个发光二极管上，并通过跳线帽连接到正电源。
4.打开实验板的电源开关。
5.依次操作逻辑开关，观察发光二极管的亮灭情况，并记录每个二极管对应的输入代码。
6.将数据选择器芯片（74LS151）插入到实验板的芯片插座上。
7.连接三个逻辑开关到数据选择器芯片的输入端（S0、S1和S2）上，作为数据选择信号。
8.连接四个逻辑开关到数据选择器芯片的输入端（A0、A1、A2和A3）上，作为输入数据。
9.设计一个逻辑电路，将数据选择器芯片的四个输出端口（Y0至Y3）连接到四个发光二极管上，并通过跳线帽连接到正电源。
10.重复步骤5，观察发光二极管的亮灭情况，并记录每个二极管对应的数据选择信号和输入数据。
实验结果：译码器的输出结果与输入代码一一对应，示例如下：-输入代码000，输出Y0高电平，其余输出端口为低电平。
-输入代码001，输出Y1高电平，其余输出端口为低电平。
-...-输入代码111，输出Y7高电平，其余输出端口为低电平。
数据选择器和译码器实验总结
数据选择器和译码器实验总结
数据选择器和译码器实验是一项重要实验，它主要涉及到数字电路的设计与实现。
在这个实验中，我们了解了数据选择器和译码器的基本概念，学会了通过这两个器件来操作二进制数据。
本次实验中，我们学习了如何使用逻辑门来实现数据选择器和译码器。
在数据选择器的设计中，根据需要选取输入的某一路数据输出，这可以通过设计一个实现了特定布尔表达式的电路来实现；而在译码器的设计中，通过输入二进制编码数据，实现输出特定的控制信号。
在实验过程中，我们还学习了如何使用集成电路进行设计与实现，并且了解了它们的功能和使用方法。
同时，在实验操作中，我们根据实验手册中的步骤来进行操作，因此需要具备良好的耐心和细心，防止因操作不当而导致实验失败。
通过实验，我们不仅提高了对数字电路的理论知识的理解，也加深了对数字电路的实际应用的理解，提高了我们的动手实践能力和解决问题的能力。
此外，我们还应该注意数据选择器和译码器的灵活性，以便在具体设计中根据需求进行适当的修改，以达到更好的效果。
总之，本次实验是一个非常实用的实验，它对于我们深入了解数字电路的原理和应用，提高我们的综合素质有着重要的作用。
数电实验实验报告四译码器和数据选择器
实 验 报 告一、实验目的1、熟悉集成译码器、数据选择器逻辑功能和应用。
2、了解中规模数字集成电路的性能和使用方法。
二、实验基本原理组合逻辑电路的逻辑功能 三、实验设备及器件74LS139、74LS153、电阻若干、LED 灯若干 四、操作方法和实验步骤1、74LS139（双2-4线译码器）功能测试图4-1 74LS139引脚图图4-1中，G 端为使能端，低电平有效；A0A1地址选择端；Y0~Y3是输出端（低电平有效）将G 、A1、A0端接逻辑电平开关，改变电平输入，观察74LS139译码输出的状态并填入表4-1中。
使能端 地址选择端 输出端 G ’ A1 A0 Y0 Y1 Y2 Y3 0 0 0 0 1 1 1 0 0 1 1 1 0 1 0 1 0 1 0 1 1 0 1 1 1 1 1 0 1**1111实验课程名称 数字电子技术实验 实验项目名称 译码器和数据选择器专业、班级 电子信息类四班实验日期 2020-06-01姓名、学号 同 组 人 教师签名成 绩实验报告包含以下7项内容：一、实验目的 二、实验基本原理三、主要仪器及设备 四、操作方法和实验步骤五、实验原始数据记录 六、数据处理过程及结果、结论 七、问题和讨论A 2Y04B 3Y15Y26E 1Y37U2:A74LS139（注：G' 表示低电平有效，Y0' 表示输出低电平有效）A2Y04B3Y15Y26E1Y37U2:A74LS13911AB1ED1LED-GREEND2LED-GREEND3LED-GREEND4LED-GREENR2220R3220R4220R5220Y 输出低电平有效，Y端为低电平时，LED灯亮图4-1 74LS139译码器功能测试图（注：电阻的元件名称：res ，通过修改res属性来修改电阻值）2、译码器转换。
将74LS139（双2-4线译码器）转换为3-8线译码器（1）画出转换电路图。
实验四译码器和数据选择器
实验四译码器和数据选择器一、实验目的1、深入理解集成译码器和数据选择器的工作原理2、掌握集成译码器和数据选择器的使用方法3、了解译码器和数据选择器的常见应用二、实验仪器及材料1、FPGA开发套件及软件开发环境2、器件74LS139 2-4线译码器74LS153双4选1数据选择器74LS00二输入四与非门三、实验内容1、译码器功能测试将74LS139译码器按图4.1引脚说明图接线，按表4.1输入电平分别置位，填写功能表2、译码器转换将2—4线译码器转换为3—8线译码器（1）画出转换电路图（2）在开发环境下搭建电路并验证设计是否正确（3）设计并填写该3—8线译码器功能表，画出输入输出波形3、数据选择器的测试及应用（1）完成双4选1数据选择器74LS153功能测试；（2）在仿真测试过程中，设置4个不同频率的数字脉冲信号作为数据输入，接到数据选择器4个数据输入端，将选择端置位，使输出端分别观察到4种不同频率脉冲信号。
根据观察结果填写表4.2。
（3）分析上述实验结果并总结数据选择器的作用4、中规模组合逻辑电路设计：分别采用集成3－8译码器和四选一数据选择器完成一位全减器设计。
表4.2 数据选择器功能表四、实验报告根据报告模板各部分内容撰写实验报告。
实验结果记录须包括：1.根据实验内容整理实验结果，阐述译码器和数据选择器功能及特性。
2.按照组合逻辑电路一般设计步骤，准确记录各步骤分析过程、设计内容。
要求图、表绘制规范，内容清晰。
3.对设计电路进行功能测试，记录测试数据，判断是否满足需求。
要求原始实验结果记录，即仿真测试波形图和实际硬件环境运行结果的拍照、截图。
4.数据的整理、分析，根据原始数据整理得到的真值表、时序图、状态转换图等，以及用输入、输出变量之间的逻辑关系分析描述。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、实验目的
1.掌握数据选择器和译码器的功能。 2.用数据选择器实现逻辑函数。 3用译码器实现逻辑函数。 二、设计任务与要求 1.基本设计任务与要求。 设计一个表决电路。设A为主裁判，B，C，D为副裁判。只有在 主裁判同意的情况下、三名副裁判中多数同意，比赛成绩才被 承认，否则，比赛成绩不予承认。 （1）要求用4选1数据选择器实现。列出真值表，画出逻辑图。 （2）要求用一片3—8线译码器实现。列出真值表，画出逻辑图
表5—11真值表 A
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
表5—12真值表
B
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
C
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
D
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
F
A
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
表2
Q3 Q2 Q1 Q0 F1 F2 F3 0 0 0 0 0 0 1 1 1 1 1 1 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 0 1
74LS00 74LS10 74LS161 74LS30 74LS138
实验九、计数器、数值比较器 一、实验目的 1.熟悉集成译码器、数值比较器： 2.掌握产生脉冲序列的一般方法。 三、实验仪器、设备与器件 1.电子技术综合实验箱； 2.74LS85、74LS161、74LS138、74LS30、74LS10、 四、实验内容与步骤 1.基本内容。 （1）.按图1和2所示电路，用Multisim进行软件仿真， 分析仿真结果。 （2）.加入时钟脉冲，观察输出状态，绘出输出波形。 五、实验报告要求 1.分析各电路的功能，将实测输出状态填入表1和表2。 2.将两图电路的功能进行比较。
VCC
VCC
16
1G D0 D1 D2 D3 1 6
5
4 3
14 2
7
1Y
16 1 A Y0 15 0 Y1 14 2 A1 Y2 13 3A 2 Y3 12 Y4 11 10 6S Y 5 1 9 4S Y 6 2 5S Y7 7
3
8
8
A
B
双四选一数据选择器 74LS153
3一8线译码器 74LS138
5V
16 1 3 4 5 6
74LS10
9
5V
5V
1
74LS10
9 6 2 34 5 1 A Q0 14 Q 13 2 0 A1 1 12 Q 3 A E3 2 5 2 Q 11 E 3 4 3 E 6 2 5V E1 3 4 5 6 13 12 1 2 8 F1
Cr LD
9B 11 0B 14 1 B 3 45 1 2 B
B
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
C
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
D
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
F
四、实验仪器、设备与器件 1.ADCL—IV型电子技术综合实验箱； 2.74LS153、74LS138、74LS20、74LS00。 五、实验内容与步骤 1.按基本设计任务与要求设计电路，在实验箱上安装 电路，检查电路接线无误之再接通电源。 六、实验报告要求 1.根据实验内容与要求，写出实验步骤。画出逻辑图。 2.整理实验记录。并对结果进行分析。 八、思考题
F2
74LS161 图1
74LS85
74LS10
74LS161
74LS138
F3
图2
表1
Q3 Q2 Q1 Q0 F1 F2 F3 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1
6
3
5V
A<B 7 F1
3 4 5 6
Cr
LD
11 3 10 4 9 5
Q0 14 Q1 13 Q 12 2 Q 11
5V
7 10
3
5V
2 CP
10 A 12 A 0 1 13 A 15 A 2 23 a<b 3 a=b 4 a>b
A=B A>B
6 5
ቤተ መጻሕፍቲ ባይዱ
F
2
F3
7
5V
CP
10 2
74LS30
7 7 1 12
74LS85