数电部分概念总结

数电部分概念总结

第一章

1.数制的表示方法以及相互之间的转换：十进制数、二进制数、八进制数和十六进制数2．码制

（1）n位有符号二进制数的编码——正数编码的符号位为0、负数编码的符号位为1。

正数的原码、反码、补码相同。

负数原码的数值位等于二进制真值的绝对值。

负数反码的数值位为二进制真值的绝对值各位取反；

负数补码的数值位为二进制真值的绝对值各位取反后加1。

（2）二——十进制编码——BCD码是用四位二进制码对十进制数符编码，分为8421BCD、5421BCD、2421BCD等有权码和余三BCD、格雷BCD等无权码。

有权BCD码的码符权值叠加后等于其代表的十进制数符值，无权BCD码的码符没有权值意义。

十进制数用BCD码表示时，各码组的位权仍为10的n次幂，例如，个位组码的位权为100、十位组码的位权为1 01、百位组码的位权为102、……。

（3）可靠性代码具有易于交错的编码规则——格雷码相邻码组只有一位码符不同，奇偶校验码的校验位反映了信息位中1符个数的奇偶性（校验位与信息位中1符的总个数为奇或偶）。

第二章

1．逻辑函数的基本概念和表示方法（真值表、逻辑式、逻辑图、波形图）。

2．逻辑代数的基本定律（德•摩根定律）和常用公式。

3．逻辑代数的对偶规则、反演规则、代入规则。

4．逻辑函数的标准与或表达式（包含函数所有变量的与项）和最小项和式∑m i。

5．一般与或表达式可以通过对与项乘互补缺失变量之和构成最小项表达式。

6．逻辑函数的最简与或表达式是与项最少、与项中变量最少的函数式；最简或与表达式是或项最少、或项中变量最少的函数式。

8．逻辑函数的化简

（1）公式法化简。

（2）卡诺图法化简。

（3）具有无关项d i的逻辑函数表达式及其化简。

第三章

1．TTL逻辑门电路的输入级和输出级都采用三极管。TTL电路的速度高，输出级采用推挽形式，带负载能力强，速度快。

2.CMOS逻辑门是用成对沟道互补（N、P）、开启电压绝对值相同的MOS管组成逻辑门电路。CMOS电路的工作电源范围宽，静态功耗极小、输出摆幅大，抗干扰能力强。

3．OC（集电极开路）或OD（漏极开路）逻辑门的输出为低电平或高阻状态。OC(OD)逻辑门可以互相连接并接上拉电阻后实现“线与”功能（并接后的输出函数等于各OC（OD）逻辑门的输出函数相与）。

4．三态（TSL）逻辑门具有输出使能控制，使电路的输出有高电平、低电平、高阻三种状态，要构成双向数据总线必须采用三态门。

5．当三态门的使能无效时，输出为高阻状态；当三态门的使能有效时，输出与输入满足逻辑门的运算功能。当三态门输出并接时，任意时刻只能有一个三态门的使能有效。

6．传输门是控制模拟信号的开关器件，从多路模拟信号中选择一路信号必须采用传输门；而从多路数字信号中选择一路信号可以采用数据选择器、三态门或传输门。

第四章

1． 组合逻辑电路的输出只受当前的输入信号控制，与电路原来的状态无关，电路中没有反

馈通路，不含记忆元件。典型组合逻辑功能电路有编码器、译码器、数据选择器、数字比较器、并行多位.加法器、只读存储器等。

2． 编码器的逻辑功能是将N 个电平信号编程对应的n 位二进制码，其中N ≤2n 。

3．3线-8线译码器74LS138输入3位二进制码，输出8个表示不同输入码组的低电平有效的信号。当使能有效时，3线-8线译码器的输出是输入码变量全部最小项的反函数。

4．七段显示译码器输入4位二进制代码，输出7个控制数码显示管段极的信号。正常显示时，共阴显示管的公共极接低电位，段极信号高电平有效；共阳显示管的公共极接高电位，段极信号低电平有效。

5．数据选择器的逻辑功能是根据n 位选择码的状态从2n 个数据输入中选择一个到输出。如4选1数据选择器74LS153、8选1数据选择器74LS151。

6．当多位数二进制数相加时，每一位的加运算不仅需要考虑本位的两个加数，还要考虑低位的进位，称为“全加”运算。全加器实现的是三个一位的二进制数加法运算，输出一位二进制运算和以及向高位的进位信号。

7．数值比较器7485的功能是对输入的两组4位的二进制数A （A 3~A 0）和B （B 3~B 0）进行比较，用三个高电平有效的开关量A>B 、Ab ，a

8．逻辑函数式中的互补变量是存在竞争条件的变量，该变量变化时可能产生冒险现象。消除竞争冒险的方法有加选通信号、修改逻辑设计增加冗余项、加滤波电容。

第五章

1．双稳态触发器是时序逻辑电路的基本元件。根据激励功能分为 RS 、D 、JK 、T 和T ’触发器。触发器的触发方式分为直接触发、电平触发和边沿触发。直接触发的触发器状态变化只受激励信号控制；电平触发的触发器在使能电平有效时状态随激励功能改变；边沿触发的触发器在CP 脉冲信号的有效边沿时状态随激励功能改变。

2．触发器的特性方程描述了触发条件满足时次态与激励、现态的逻辑关系。

D 触发器的特性方程Q n+1=D ，JK 触发器的特性方程n n n Q K Q J Q +=+1，T 触发器的特性方程n

n Q T Q ⊕=+1。 第六章

1．时序逻辑电路的输出不仅与当前的输入有关，还与其原来的输出状态有关，具有记忆功能。电路含有记忆元件（双稳态触发器），电路中有反馈路径。时序逻辑典型功能电路寄存器、锁存器、计数器、静态随机存储器等。

2. 时序逻辑电路根据电路中触发器的时钟控制方式分为同步和异步两种。同步时序电路中所有触发器由同一时钟信号控制，触发器的状态变化是同时进行的。异步时序电路中至少有一个触发器的时钟信号源与其他触发器不同，各触发器的次态是在其自身的时钟控制有效时才会产生，电路的状态变化不同步。

3. 从电路输出的控制方式分类，时序逻辑电路可分为米利(Mealy)型时序电路和莫尔(Moore)型时序电路。米利型时序逻辑电路的输出是触发器状态和外部输入控制的组合逻辑函数；莫尔型时序逻辑电路的输出仅受触发器状态控制，与外部输入无关。

4. 计数器在数字系统中可以实现计数、状态机、信号分频、定时、延时等功能，移位寄存器在数字系统中可以实现移存型计数、状态机、信号传输方式转换等功能。

5．集成计数器可以利用输出状态控制反馈清零或反馈置数来减少有效状态数。当计数器的