电磁兼容与信号完整性设计规范

目录

0.修改记录 (3)

1.目的 (4)

2.适用范围 (4)

3.职责 (4)

3.1开发工程师 (4)

3.2开发管理部 (4)

4.工作程序 (4)

4.1新增备案 (4)

4.2更改程序 (14)

4.3通讯协议的调用 (14)

4.4通讯协议规范 (14)

5.相关文件 (18)

6.附件 (19)

7.记录 (26)

1) (30)

1.目的

本规范制定目的是为光迅公司内部的硬件系统研发、系统集成以及电磁兼容试验中的电磁兼容（EMC）与信号完整性（SI）的设计与改进实施提供技术参考。

2.适用范围

本规范适用于光迅公司所有的硬件研发项目。

3.职责

3.1 开发工程师

1）

2）

3）

3.2 开发管理部

1）

2）

4.工作程序

4.1 基本术语

EMC Electromagnetic Compatibility

EMI Electromagnetic Interference

ESD Electrostatic Discharge

(待补充)

4.2 电磁兼容基本概念

E MC 的定义

设备在共同的电磁环境中能一起执行各自功能的共存状态。

EMC 模型与抑制方法

EMC 设计的层次及主要工作

组成

抑制措施

评定指标

传导性耦合

辐射性耦合

CS 传导敏感度（传导抗扰度）CE 辐射敏感度（辐射抗扰度）

RS 传导发射（传导骚扰）RE 辐射发射（辐射骚扰）

· 材料特性

· 内部封装· 分布参数

· 屏蔽

· 电源滤波· 印制板布局· 部件布局· 接地

4.3 电磁兼容性的要求

通信产品类电磁兼容性标准要求

电快速瞬变脉冲群试验

静电放电试验

雷击浪涌试验

电磁发射试验

敏感度试验

(待细化)

4.4 电磁屏蔽设计技术

(待补充)

4.5 互连电缆设计技术

互连电缆的接地

屏蔽电缆一般分为低频电缆和高频电缆

对低频信号电缆屏蔽层应单点接地

对屏蔽的电力电缆和高频电缆的屏蔽层至少应在电缆两端接地。

当电缆长度L<0.15λ时，要求单点接地，一般均在输出端接地，不存在接地环路，磁屏蔽效果好，也可在输入端接地；

当电缆长度L>0.15λ时，采用多点接地，一般屏蔽层按0.05λ或0.1λ的间隔接地，以降低地线阻抗，减少地电位引起的干扰；

对于输入信号电缆的屏蔽层，不能在机壳内接地，只能在机壳的入口处接地，此时的屏蔽层上的外加干扰信号直接在机壳入口处入地，避免

屏蔽层上的外加干扰信号带入设备内的信号电路上；

对于高输入或高输出阻抗电路，尤其是在高静电环境下，可能需要双层屏蔽的电缆，此时内屏蔽层可以在信号源端接地，外屏蔽层则在负载

端接地。

4.6 印制板设计技术

4.6.1印制板设计的基本原则

减少设计带宽

通常办法

⏹电源输入端滤波

⏹IC芯片滤波

⏹存储型器件接去耦电容

基尔霍夫定律

⏹

差模/共模电流的耦合控制

印制线间距的准则（3-W原则）

⏹存在于PCB走线之间的串扰不仅与时钟或周期信号有关，而且与

系统中的其他重要走线有关。数据线、地址线、控制线和I/O都会

受到串扰和耦合的影响。

⏹3-W原则：走线间的距离间隔（走线中心间的距离）必须是单一走

线宽度的3倍。

5/5原则

⏹时钟频率超过5MHz或上升时间小于5ns时，需要使用多层板。

4.6.2信号完整性设计

信号完整性（SI）是指在信号线上的信号质量好坏；在要求的时间内，信号能以要求的时序、持续时间和电压幅度作出响应，不失真的从源端传递到接收端。

高速信号的电磁干扰以及传输线效应将导致信号完整性降低，出现串扰、数据丢失、判断出错等问题。

影响信号完整性的主要因素有：

电路与网络的阻抗不匹配所引起的反射。（线宽变化、信号层间转移、接插件与分支线、源端负载不匹配等）

电路与网络间的分布参数所引起的信号串扰。（分布电容、分布电感） 有源及功率器件开关所引起的电源及地的电位波动。

控制方法

反射的抑制

（待补充）

串扰的抑制

减小两根或多根信号线的平行长度；

尽可能加大两平行线的间距；

3-W原则代表的是逻辑电流中近70%的通量边界

⏹10-W原则代表的是逻辑电流中近98%的通量边界

距接地面的距离减小可以使串扰耦合迅速减小

⏹在PCB（尤其是高频电路PCB）的设计中，可以在装元件的一面用

铜箔作为地平面，使其串扰显著减小；

⏹对于微带传输线和带状传输线，将走线高度限制在高于地线平面

10mil以内，可以显著减小串扰。

⏹在串扰较严重的两条线之间插入一条地线，可以起到隔离的作

用，从而减少串扰。

4.6.3电源完整性设计

电路设计的结果是从信号完整性上表现出来的，但不能忽略电源完整性设计。因为电源完整性直接影响到PCB板的信号完整性。电源完整性和与信号完整性二者是密切相关的，而且很多情况下，影响信号畸变的主要原因是电源系统。例如，地反弹噪声太大、去耦电容的设计不合适、回路影响很严重、多电源/地平面的分割不好、地层设计不合理、电流不均匀等等。

（待补充）