加法器的应用
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
图4.1.1 例4.1.1的逻辑电路
第4章 组合逻辑电路
表4.1.1 例4.1.1的真值表
ABC
F
000
0
001
0
010
0
011
1
100
0
101
1
110
1
111
1
由真值表可以看出，在三个输入变量中，只要有两个或 两个以上的输入变量为1，则输出函数F为1，否则为0，它表 示了一种“少数服从多数”的逻辑关系。因此可以将该电路 概括为：三变量多数表决器。
第4章 组合逻辑电路
Dn An BnCn An BnCn An Bn C n An Bn源自文库n An Bn Cn
Cn1 An Bn C n An Bn C n BnCn An (Bn Cn ) BnCn An (Bn Cn ) BnCn
第4章 组合逻辑电路
【例4.1.1】 分析图4.1.1所示组合逻辑电路的逻辑功能。 解：根据给出的逻辑图， 逐级推导出输出端的逻辑函 数表达式：
P1 AB, P2 BC, P3 AC F P1 P2 P3 AB BC AC AB BC AC
第4章 组合逻辑电路
① 逻辑抽象。将文字描述的逻辑命题转换成真值表叫逻辑抽象，首先 要分析逻辑命题，确定输入、 输出变量；然后用二值逻辑的0、1两种状态 分别对输入、输出变量进行逻辑赋值，即确定0、1 的具体含义；最后根据 输出与输入之间的逻辑关系列出真值表。
② 选择器件类型。根据命题的要求和器件的功能及其资源情况决定采 用哪种器件。例如，当选用MSI组合逻辑器件设计电路时，对于多输出函 数来说，通常选用译码器实现电路较方便，而对单输出函数来说，则选用 数据选择器实现电路较方便。
Ai Bi Ci 000 0 01 010 011 100 101 110 111
Ci+1 Si 00 01 01 10 01 10 10 11
第4章 组合逻辑电路
(3) 分析功能。
由真值表可见，当三个输入变量Ai、Bi、Ci中有一个为 1或三个同时为1时，输出Si=1，而当三个变量中有两个或 两个以上同时为1时，输出Ci+1=1，它正好实现了Ai、Bi、Ci 三个一位二进制数的加法运算功能，这种电路称为一位全 加器。其中，Ai、Bi分别为两个一位二进制数相加的被加数、 加数， Ci为低位向本位的进位，Si为本位和，Ci+1是本位向 高位的进位。一位全加器的符号如图4.1.2(b)所示。
工程上的最佳设计，通常需要用多个指标去衡量， 主要考虑的问题有以下几个方面：
(1) 所用的逻辑器件数目最少，器件的种类最少，且 器件之间的连线最简单。这样的电路称“最小化”电路。
(2) 满足速度要求，应使级数尽量少，以减少门电路 的延迟。
(3) 功耗小，工作稳定可靠。
第4章 组合逻辑电路
上述“最佳化”是从满足工程实际需要提出的。显然， “最小化”电路不一定是“最佳化”电路，必须从经济指 标和速度、 功耗等多个指标综合考虑，才能设计出最佳电 路。
组合逻辑电路可以采用小规模集成电路实现，也可以采 用中规模集成电路器件或存储器、可编程逻辑器件来实现。 虽然采用中、大规模集成电路设计时，其最佳含义及设计 方法都有所不同，但采用传统的设计方法仍是数字电路设 计的基础。因此下面先介绍采用设计的实例。
第4章 组合逻辑电路 组合逻辑电路的设计一般可按以下步骤进行：
第4章 组合逻辑电路
4.1 组合逻辑电路的分析
所谓逻辑电路的分析，就是找出给定逻辑电路输出和 输入之间的逻辑关系，并指出电路的逻辑功能。分析过 程一般按下列步骤进行：
(1) 根据给定的逻辑电路，从输入端开始，逐级推导 出输出端的逻辑函数表达式。
(2) 根据输出函数表达式列出真值表。 (3) 用文字概括出电路的逻辑功能。
③ 根据真值表和选用逻辑器件的类型，写出相应的逻辑函数表达式。 当采用SSI集成门设计时，为了获得最简单的设计结果，应将逻辑函数表 达式化简，并变换为与门电路相对应的最简式。
④ 根据逻辑函数表达式及选用的逻辑器件画出逻辑电路图。
第4章 组合逻辑电路
【例4.2.1】设计一个一位全减器。
解: (1) 列真值表。全减器有三个输入变量：被减数An、 减数Bn、低位向本位的借位Cn；有两个输出变量：本位差Dn、 本位向高位的借位C n+1， 其框图如图4.2.1(a)所示。
如果不考虑低位来的进位，即Ci=0，则这样的电路称 为半加器，其真值表和逻辑电路分别如表4.1.3和图4.1.3所 示。
第4章 组合逻辑电路
表4.1.3 半加器真值表
Ai Bi 00 01 10 11
Ci+1 Si 00 01 01 10
图4.1.3 半加器
第4章 组合逻辑电路
4.2 组合逻辑电路的设计
表4.2.1 全减器真值表
An Bn Cn 0 00 0 01 0 10 0 11 1 00 1 01 1 10 1 11
Cn+1 Dn
0
0
1
1
1
1
1
0
0
1
0
0
0
0
1
1
第4章 组合逻辑电路
图4.2.1 全减器框图及卡诺图
第4章 组合逻辑电路
(2) 选器件。
选用非门、异或门、与或非门三种器件。 （3）写逻辑函数式。首先画出Cn+1和Dn的卡诺图，如图 4.2.1(b)所示，然后根据选用的SSI器件将Cn+1、Dn分别化简为 相应的函数式。由于该电路有两个输出函数，因此化简时应 从整体出发，尽量利用公共项使整个电路门数最少，而不是 将每个输出函数化为最简。
第4章 组合逻辑电路
【例4-2】分析图4-3(a)所示电路，指出该电路的逻辑功能。
图4.1.2 例4.1.2电路
第4章 组合逻辑电路
解(1) 写出函数表达式。
Si Ai Bi Ci
Ci1 ( Ai Bi )Ci Ai Bi
(2) 列真值表。
表4.1.2 例4.1.2的真值表
第4章 组合逻辑电路
（4）画出逻辑电路。根据以上表达式画出的逻辑电路如 图4.2.2
本例也可以采用其他SSI集成门实现，读者可以自行分 析。
图4.2.2 全减器的逻辑图
第4章 组合逻辑电路
【例4.2.2】用门电路设计一个将8421BCD码转换为余3
第4章 组合逻辑电路
表4.1.1 例4.1.1的真值表
ABC
F
000
0
001
0
010
0
011
1
100
0
101
1
110
1
111
1
由真值表可以看出，在三个输入变量中，只要有两个或 两个以上的输入变量为1，则输出函数F为1，否则为0，它表 示了一种“少数服从多数”的逻辑关系。因此可以将该电路 概括为：三变量多数表决器。
第4章 组合逻辑电路
Dn An BnCn An BnCn An Bn C n An Bn源自文库n An Bn Cn
Cn1 An Bn C n An Bn C n BnCn An (Bn Cn ) BnCn An (Bn Cn ) BnCn
第4章 组合逻辑电路
【例4.1.1】 分析图4.1.1所示组合逻辑电路的逻辑功能。 解：根据给出的逻辑图， 逐级推导出输出端的逻辑函 数表达式：
P1 AB, P2 BC, P3 AC F P1 P2 P3 AB BC AC AB BC AC
第4章 组合逻辑电路
① 逻辑抽象。将文字描述的逻辑命题转换成真值表叫逻辑抽象，首先 要分析逻辑命题，确定输入、 输出变量；然后用二值逻辑的0、1两种状态 分别对输入、输出变量进行逻辑赋值，即确定0、1 的具体含义；最后根据 输出与输入之间的逻辑关系列出真值表。
② 选择器件类型。根据命题的要求和器件的功能及其资源情况决定采 用哪种器件。例如，当选用MSI组合逻辑器件设计电路时，对于多输出函 数来说，通常选用译码器实现电路较方便，而对单输出函数来说，则选用 数据选择器实现电路较方便。
Ai Bi Ci 000 0 01 010 011 100 101 110 111
Ci+1 Si 00 01 01 10 01 10 10 11
第4章 组合逻辑电路
(3) 分析功能。
由真值表可见，当三个输入变量Ai、Bi、Ci中有一个为 1或三个同时为1时，输出Si=1，而当三个变量中有两个或 两个以上同时为1时，输出Ci+1=1，它正好实现了Ai、Bi、Ci 三个一位二进制数的加法运算功能，这种电路称为一位全 加器。其中，Ai、Bi分别为两个一位二进制数相加的被加数、 加数， Ci为低位向本位的进位，Si为本位和，Ci+1是本位向 高位的进位。一位全加器的符号如图4.1.2(b)所示。
工程上的最佳设计，通常需要用多个指标去衡量， 主要考虑的问题有以下几个方面：
(1) 所用的逻辑器件数目最少，器件的种类最少，且 器件之间的连线最简单。这样的电路称“最小化”电路。
(2) 满足速度要求，应使级数尽量少，以减少门电路 的延迟。
(3) 功耗小，工作稳定可靠。
第4章 组合逻辑电路
上述“最佳化”是从满足工程实际需要提出的。显然， “最小化”电路不一定是“最佳化”电路，必须从经济指 标和速度、 功耗等多个指标综合考虑，才能设计出最佳电 路。
组合逻辑电路可以采用小规模集成电路实现，也可以采 用中规模集成电路器件或存储器、可编程逻辑器件来实现。 虽然采用中、大规模集成电路设计时，其最佳含义及设计 方法都有所不同，但采用传统的设计方法仍是数字电路设 计的基础。因此下面先介绍采用设计的实例。
第4章 组合逻辑电路 组合逻辑电路的设计一般可按以下步骤进行：
第4章 组合逻辑电路
4.1 组合逻辑电路的分析
所谓逻辑电路的分析，就是找出给定逻辑电路输出和 输入之间的逻辑关系，并指出电路的逻辑功能。分析过 程一般按下列步骤进行：
(1) 根据给定的逻辑电路，从输入端开始，逐级推导 出输出端的逻辑函数表达式。
(2) 根据输出函数表达式列出真值表。 (3) 用文字概括出电路的逻辑功能。
③ 根据真值表和选用逻辑器件的类型，写出相应的逻辑函数表达式。 当采用SSI集成门设计时，为了获得最简单的设计结果，应将逻辑函数表 达式化简，并变换为与门电路相对应的最简式。
④ 根据逻辑函数表达式及选用的逻辑器件画出逻辑电路图。
第4章 组合逻辑电路
【例4.2.1】设计一个一位全减器。
解: (1) 列真值表。全减器有三个输入变量：被减数An、 减数Bn、低位向本位的借位Cn；有两个输出变量：本位差Dn、 本位向高位的借位C n+1， 其框图如图4.2.1(a)所示。
如果不考虑低位来的进位，即Ci=0，则这样的电路称 为半加器，其真值表和逻辑电路分别如表4.1.3和图4.1.3所 示。
第4章 组合逻辑电路
表4.1.3 半加器真值表
Ai Bi 00 01 10 11
Ci+1 Si 00 01 01 10
图4.1.3 半加器
第4章 组合逻辑电路
4.2 组合逻辑电路的设计
表4.2.1 全减器真值表
An Bn Cn 0 00 0 01 0 10 0 11 1 00 1 01 1 10 1 11
Cn+1 Dn
0
0
1
1
1
1
1
0
0
1
0
0
0
0
1
1
第4章 组合逻辑电路
图4.2.1 全减器框图及卡诺图
第4章 组合逻辑电路
(2) 选器件。
选用非门、异或门、与或非门三种器件。 （3）写逻辑函数式。首先画出Cn+1和Dn的卡诺图，如图 4.2.1(b)所示，然后根据选用的SSI器件将Cn+1、Dn分别化简为 相应的函数式。由于该电路有两个输出函数，因此化简时应 从整体出发，尽量利用公共项使整个电路门数最少，而不是 将每个输出函数化为最简。
第4章 组合逻辑电路
【例4-2】分析图4-3(a)所示电路，指出该电路的逻辑功能。
图4.1.2 例4.1.2电路
第4章 组合逻辑电路
解(1) 写出函数表达式。
Si Ai Bi Ci
Ci1 ( Ai Bi )Ci Ai Bi
(2) 列真值表。
表4.1.2 例4.1.2的真值表
第4章 组合逻辑电路
（4）画出逻辑电路。根据以上表达式画出的逻辑电路如 图4.2.2
本例也可以采用其他SSI集成门实现，读者可以自行分 析。
图4.2.2 全减器的逻辑图
第4章 组合逻辑电路
【例4.2.2】用门电路设计一个将8421BCD码转换为余3