北航《数字电路》复习题二答案完整版
数字电路复习题及参考答案
11级数字电路复习题及参考答案一、单选题1. 同或逻辑对应的逻辑图是( )。
A.≥1≥1&答案：A2. 在下列逻辑电路中，不是组合逻辑电路的是( ) 。
A. 译码器B. 编码器C. 全加器D. 寄存器答案：D3. 用触发器设计一个同步十七进制计数器所需要的触发器数目是( ) 。
A. 2B. 3C. 4D. 5答案：D4. 在下列各图中，或非逻辑对应的逻辑图是 ( ) 。
.C. D.答案：B5. 在何种输入情况下，“或非”运算的结果是逻辑“1” 。
A. 全部输入是“0”B. 任意输入是“1”C. 仅一输入是“1”D. 全部输入是“1”答案：A6. 一个班级中有四个班委委员，如果要开班委会，必须这四个班委委员全部同意才能召开，其逻辑关系属于（）逻辑。
a.与；b. 或；c.非；d.与非 答案：a7. 在一个四变量逻辑函数中，（ ）为最小项。
a.AACD ；b.ABC ；c.ABCD ；d.()AB C D +答案：c8. 一个4路数据选择器，其地址输入（选择控制输入）端有（ ）个。
A. 2个 B. 3个 C. 4个 D. 5个 答案：A9. 由与非门构成的基本RS 触发器的输入端为R 、S ，则其约束条件为（ ）。
A. RS=0 B. R+S=1 C. RS=1 D. R+S=0 答案：A10. 在下列各图中，异或逻辑对应的逻辑图是（ ）。
答案：D11. JK 触发器在CP 脉冲作用下，欲使 n+1nQ =Q , 则对输入信号描述不正确的是( )。
J =K =1.J =Q ，K =QC.J =Q ， K =QD.J =Q ，K =1 答案：B12. 当异步置数端I R S D D ==时，输出状态是在CP 由1变0时刻发生变化，且与CP=1期间输入状态变化无关，只取决于CP 由1变0前瞬间输入状态而定的触发器是（ ）。
A. 基本RS 触发器B. D 锁存器C. 同步JK 触发器D. 负边沿JK 触发器 答案：D13. 时序逻辑电路中一定包含（ ）。
数字电路试题及答案
数字电路试题及答案一、选择题（每题10分，共20分）1. 下列数字电路元件中，属于组合逻辑的是A. 集线器B. 隧道二极管C. 寄存器D. D触发器答案：A2. 十进制数 8 的二进制表示形式为A. 1010B. 1110C. 1000D. 1001答案：C3. 十六进制数 B 的二进制表示形式为A. 1010B. 1101C. 1111D. 1011答案：D4. 以下哪个逻辑门的输出是其他逻辑门输出的非A. 与门B. 或门C. 非门D. 异或门答案：C二、填空题（每题10分，共20分）1. 使用 2 输入 AND 门，将 A 和 B 两个开关输入，如果 A 和 B 均为高电平时，输出为________答案：高电平2. 使用 2 输入 OR 门，将 A 和 B 两个开关输入，如果 A 和 B 中有一个或两个为高电平时，输出为________答案：高电平3. 使用 2 输入 XOR 门，将 A 和 B 两个开关输入，如果 A 和 B 中只有一个为高电平时，输出为________答案：高电平4. 使用 2 输入 NAND 门时，输出为低电平的条件是________答案：A 和 B 均为高电平三、简答题（每题20分，共40分）1. 请简述组合逻辑和时序逻辑的区别。
答案：组合逻辑是指电路的输出仅由当前时刻的输入确定，与之前的输入无关。
组合逻辑电路的输出仅取决于输入信号的组合，对于相同的输入，始终保持相同的输出。
而时序逻辑是指电路的输出除了与当前输入有关外，还与之前的输入和输出有关。
时序逻辑电路的输出不仅取决于输入信号的组合，还受到电路之前状态的影响。
2. 请简述二进制和十六进制之间的转换原理。
答案：二进制是一种基于2的数制，只有两个数位 0 和 1。
而十六进制是一种基于16的数制，包含了 0 到 9 的数字和 A 到 F 的六个字母。
进行二进制到十六进制的转换时，将二进制数按照每四位分组，然后将每个四位二进制数转换为相应的十六进制数，最终得到的十六进制数就是对应的表示。
10套数字电路复习题带完整答案
Made by 遇见 第一套一．选择题（18分）1．以下式子中不正确的是（ ） a ．1•A ＝A b ．A ＋A=A c ．B A B A +=+ d ．1＋A ＝12．已知B A B B A Y ++=下列结果中正确的是（ ）a ．Y ＝Ab ．Y ＝Bc ．Y ＝A ＋Bd ．B A Y +=3．TTL 反相器输入为低电平时其静态输入电流为（ ） a ．－3mA b ．＋5mA c ．－1mA d ．－7mA4．下列说法不正确的是（ ） a ．集电极开路的门称为OC 门b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）c ．OC 门输出端直接连接可以实现正逻辑的线或运算d 利用三态门电路可实现双向传输 5．以下错误的是（ ）a ．数字比较器可以比较数字大小b ．实现两个一位二进制数相加的电路叫全加器c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器d ．编码器可分为普通全加器和优先编码器 6．下列描述不正确的是（ ）a ．触发器具有两种状态，当Q=1时触发器处于1态b ．时序电路必然存在状态循环c ．异步时序电路的响应速度要比同步时序电路的响应速度慢d ．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象 7．电路如下图（图中为下降沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“011”，请问时钟作用下，触发器下一状态为（ ）a ．“110”b ．“100”c ．“010”d ．“000”8、下列描述不正确的是（ ）a ．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。
b ．寄存器只能存储小量数据，存储器可存储大量数据。
c ．主从JK 触发器主触发器具有一次翻转性d ．上面描述至少有一个不正确 9．下列描述不正确的是（ ）a ．EEPROM 具有数据长期保存的功能且比EPROM 使用方便b ．集成二—十进制计数器和集成二进制计数器均可方便扩展。
(完整版)数字电路期末复习试题和答案解析
数字电路期末复习题及答案一、填空题1数字信号的特点是在时间上和幅值上都是断续变化的,其高电平和低电平常用1 _ 和_0 ___ 来表示。
2、分析数字电路的主要工具是逻辑代数，数字电路又称作逻辑电路。
3、逻辑代数又称为布尔代数。
最基本的逻辑关系有与、或、非三种。
常用的几种导出的逻辑运算为与非或非与或非同或异或。
4、逻辑函数的常用表示方法有逻辑表达式真值表逻辑图。
5、逻辑函数F=A BCD +A+B+C+ __________ 。
6、逻辑函数F=A B A B A B AB = ________ 0 _______ 。
7、OC门称为集电极开路门，多个OC门输出端并联到一起可实现丄与功能。
8、TTL与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。
9、触发器有2 个稳态，存储8位二进制信息要__8 ________________________个触发器。
1 0、一个基本RS触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S = 0且R= 0的信号。
11、一个基本RS触发器在正常工作时，不允许输入R=S= 1的信号，因此它的约束条件是RS=0 。
1 2、在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发方式为主从式或边沿式的触发器不会出现这种现象。
13、施密特触发器具有回差现象，又称电压滞后特性；单稳触发器最重要的参数为脉宽。
14、半导体数码显示器的内部接法有两种形式：共阴接法和共阳接法。
15、对于共阳接法的发光二极管数码显示器，应采用低电平驱动的七段显示译码器。
16、寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。
17、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。
、选择题1 一位十六进制数可以用 C 位一进制数来表示。
A 1B . 2 C.4D162、十进制数25用8421BCD码表示为 B 。
A 10 101B . 0010 0101 C.100101 D .101013、以下表达式中符合逻辑运算法则的是D。
北京航空航天大学数字电路与运算机组成原理试题(总3页)
北京航空航天大学数字电路与运算机组成原理试题(2001年)一、(3’+4’+3’)1)用卡诺图化简以下逻辑函数：F BCD ABCD ABCD =++其约束条件为：C D =12)一个3:8译码器组成的逻辑电路如图1所示，写出逻辑函数F 1、F 2的表达式。
图13)试分析图2所示电路的逻辑功能，并与全然RS 触发器的逻辑功能0Y 1Y 2Y 3Y 4Y 5Y 6Y 7Y3:8译码器F 1 F 2+ + R S CPQ Q进展比拟。
图2二、(10’)分析图3所示的异步时序电路：1)作出状态转移表；2)说明电路完成的功能。
三、(10’)投币式复印机有一个输入口X 经受0.1元的硬币，有三个按钮A 、B 、C 操纵复印的尺寸。
复印不同的尺寸应投入不同数量的硬币：B5为0.3元，A4为0.4元，A3为0.5元。
别离由相应的输出Y 1、Y 2、Y 3操纵复印机的复印尺寸。
请用D 触发器实现该电路。
四、(2’x5)1.决定指令执行顺序的寄存器是________________，而记录指令执行构造的状态的寄存器________________。
2.由16K ×4的SDRAM 芯片组成的RAM ，其刷新地址计数器为________________位。
3.由5个9GB 的硬盘组成一个RAID5，其有效的存储容量为________________。
X X Z4.补码乘法的全然等式是：[A×B]补=________________。
5.构造一个具有14位地址和8位字长的存储器，需要_______________个1K×1的存储芯片。
五、简单回答题(5’x4)1.画出操纵器的一样构造框图，并结合指令的执行进程论述各部件的作用。
2.总线的同步操纵和异步操纵有何区别？比拟它们的优缺点。
3.简述DMA接口的全然组成。
4.一台磁盘机，知其有10个盘面，100个柱面，总容量为3200K字节，磁盘旋转一周的时刻为25ms，每一个磁道分4个区，区与区之间有一个间隙，磁头通过每一个间隙需要1.25ms。
北京航空航天大学数字电路与计算机组成原理试题
北京航空航天大学数字电路与计算机组成原理试题(2002年)一、填空题(2’x5)1.数字信号有__________和__________两种形式。
2.逻辑代数有__________、__________和__________三种基本运算。
3.TTL三态门的三种可能输出状态是_________、_________和_________。
4.设计多输出组合电路时，只有充分考虑________，才能使电路达到最简。
5.Mealy型时序逻辑电路的输出是__________的函数，Moore形式需逻辑电路的输出是__________的函数。
二、判断改错题(2’x3)判断下列各题的正误，正确的在括号内记“”，错误的在括号内记“”并改正。
1.基本R-S触发器的次态方程是Q(n+1)=S+RQ，约束方程是R+S=1。
( )2.同步逻辑电路设计中，状态编码采用相邻编码是为了消除电路中的竞争。
( )3.电平异步时序电路不允许两个或两个以上的输入同时为1。
( )三、(8’)分析并化简题三图所示电路，说明该电路功能，并改用D触发器作为存储元件，实现其功能。
题三图四、(6’)分析题四图所示时序电路，说明该逻辑电路的功能(本电路未连接的输入端均按输入逻辑“1”理解)。
y题四图五、选择题(1’x10，四选一)1. CPU中决定指令执行顺序的是__________。
(A)标志寄存器(B)指令寄存器(C)程序计数器(D)数据缓冲器2. 条件转移指令执行时所依据的条件来自__________。
(A)指令寄存器(B)标志寄存器(C)程序计数器(D)地址寄存器3. PCI是一种可以配置成__________的总线。
(A)16位(B)32位(C)64位(D)32位或64位4. 子程序调用指令执行时，要把当前程序计数器PC的内容存到_______。
(A)通用寄存器(B)堆栈(C)指令寄存器(D)数据缓冲器5. [A B]补=__________。
数字电路试题五套(含标准答案)汇总
《数字电子技术》试卷填空(每空1分，共2 5分)1、(10110)2=( )10=( )16(28)10=( )2=( )16(56) 10= ( ) 8421BCD2、最基本的门电路是：_____ 、____ 、______ o3、有N个变量组成的最小项有______ 个。
4、基本RS触发器的特征方程为________ -约束条件是__.5、若存储器的容量是256MRAM,该RAM有_______存储单元，有_____ 字，字长____ 位，地址线________ 根o6、用N位移位寄存器构成的扭环形计数器的模是_________ .7、若令JK触发器的J=K=T则构成的触发器为 _______.&如图所示，丫= ______________ o9、如图所示逻辑电路的输出丫= ______________10、已知丫二AB BC ACD，则丫= _____________________________________------ ---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------- O11、组合逻辑电路的特点是 _________ 、___________ 与组合逻辑电路相比，时序逻辑电路的输出不仅仅取决于此刻的_______ ;还与电路_____________________ 有关。
化简(每小题5分，共20分)1、公式法化简(1)Y= ABC ABC BC BC A(2) Y 二ABC A B C2、用卡诺图法化简下列逻辑函数(1) Y = BCD BC AC D ABD(2) Y m(134,9,11,12,14,15) ' =(5,6,7,13)三、设下列各触发器初始状态为0,试画出在CP作用下触发器的输出波形(10 分)fl 0四、用74LS161四位二进制计数器实现十进制计数器（15分）P Q AQ B Q C Q D C T 74LS161 LDCPA B C D CrQ A 、Q B 、Q C 、Q D :数据输出端; A 、B 、C 、D :数据输入端；P 、T :计数选通端； G :异步复位端； CP ：时钟控制输入端；L D :同步并置数控制端；C :位输出端；五、某汽车驾驶员培训班结业考试，有三名评判员，其中 A 为主评判员, 评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。
数字电路复习题及答案
《数字电子技术基础》复习题一.选择填空题（以下每小题后均给出了几个可供选择的答案，请选择其中一个最合适的答案填入空格中）1.处理 b 的电子电路是数字电路。
（a）交流电压信号（b）时间和幅值上离散的信号（c）时间和幅值上连续变化的信号（d）无法确定2.用不同数制的数字来表示2004，位数最少的是 d 。
（a）二进制（b）八进制（c）十进制（d）十六进制3.最常用的BCD码是 b 。
（a）5421码（b）8421码（c）余3码（d）循环码4.格雷码的优点是 c 。
（a）代码短（b）记忆方便（c）两组相邻代码之间只有一位不同（d）同时具备以上三者5.两个开关控制一盏灯，只有两个开关都闭合时灯才不亮，则该电路的逻辑关系是 a 。
（a）与非（b）或非（c）同或（d）异或6.已知F=ABC+CD，选出下列可以肯定使F=0的取值 d（a）ABC=011 （b）BC=11 （c）CD=10 （d）BCD=1117.2004个1连续异或的结果是 a 。
（a）0 （b）1 （c）不唯一（d）逻辑概念错误二、填空题（请在空格中填上合适的词语，将题中的论述补充完整）1.5的5421BCD码是0101 这个是8421码的。
2.逻辑表达式中，异或的符号是⊕，同或的符号是⊙。
3.逻辑函数常用的表示方法有真值表、逻辑函数式、逻辑图和卡诺图。
4.用代数法化简逻辑函数需要一定的经验和技巧，不容易确定化简结果是否是最简。
5.用卡诺图化简逻辑函数，化简结果一般是最简与－或式。
一.选择填空题（以下每小题后均给出了几个可供选择的答案，请选择其中一个最合适的答案填入空格中）1.实体（ENTITY）描述一个设计单元的 C D 的信息。
（a）行为、元件及连接关系（b）元件、子程序、公用数据类型（c）名称和端口的引脚等（d）可编译的设计单元2.结构体（ARCHITECTURE）用于描述设计单元的 A D 。
（a）行为、元件及连接关系（b）元件、子程序、公用数据类型（c）名称和端口的引脚等（d）可编译的设计单元3.在VHDL语言中，ARCHITECTURE中的语句都是 B 执行的语句。
(完整版)北航数字电路期末试题及答案
北航数字电路期末试题及答案数字电子技术基础（A卷）解答下列问题（共40分，每小题5分）1. 十进制数X = 117，其ASCII码表示为： _________________ 。
在8位机器中，［X］补= _______________ ，［-X］补= ________________ 。
2. 已知逻辑函数：F A C B C A（B CD），直接用反演规则写出其反函数和对偶函数。
3. 用卡诺图化简逻辑函数F m4(0,6,7,12,14)d4(1,2,8,101315)4. 用OC门驱动发光二极管电路如图，若V F=2V, |F=20mA试完善电路并计算电阻R=?5. 画出图示电路的输出波形A AB ----------- & 0——■ YE nC6.主-从JK 触发器，已知CP J 、K 信号波形如图示，画出输出波形（初始状态为 0）分析函数F AB ABC 所组成的电路存在何种险象。
8.图示电路中触发器：建立时间t su = 20ns ， 保持时间t h = 5ns ，传输迟延时间t pdcp-Q,/Q = 30ns ， 门 G 迟延 t pd G = 10ns ， 时钟脉冲F max = ?逻辑函数F （A,B,C ） ABC BC AC （本题共CPKQJ 7.14分，每小题7分）1. 用3-8译码器及适当门电路实现。
2.用“四选一”数据选择器及适当门电路实现三.分析下列电路所实现的逻辑功能（本题共16分，每小题8分）1.由2-5-10进制异步计数器构成的电路。
CP2.由74LS163构成计数器电路四.某同步时序系统的原始状态表如图示（本题 15分）1. 用隐含表法化简；2. 自然序编码；3. 用JK 触发器及适当门设计电路;4. 检查是否可以自启动。
数字电子技术基础（A 卷）、填空题（本大题共 22 分）3、（本小题4分）逻辑函数F(A D)(A B)AD BD 的反演式为A oA 1八选一数据选择器 A 2D 0D 1D 2 D 3 D 4D 5D 6 D 7— -------------------- 1 ”3分）由集成异步计数器 74LS290构成图示电路，该电路实现的是1、（本小题 3分）十进制数 126,对应8421BCD 码 ，二进制数 ，十六进制2、（本小题2分）二进制负整数 -011011，补码表示为;反码表示为为 __4、（本小题2分）三输入端TTL 与非门如图所示，图中 A 点的电位为F 点的电位为5、（本小题F3分）八选一数据选择器电路如图，该电路实现的逻辑函数是 F=1 A B/0 A/1 B C/0 A/0 C C/0 B/0 DE/0 D/1 EC/0D/0& （本小题进制计数器。
数电考试题及答案
数电考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。
A. 与运算B. 或运算C. 非运算D. 异或运算答案：C2. 一个触发器可以存储（）位二进制信息。
A. 1B. 2C. 4D. 8答案：A3. 以下哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时间延迟C. 输出状态不依赖于电路的历史状态D. 输出状态不依赖于电路的初始状态答案：B4. 一个4位二进制计数器可以计数的最大值是（）。
A. 15B. 16C. 255D. 256答案：B5. 以下哪个不是时序逻辑电路的特点？（）A. 输出不仅依赖于当前输入，还依赖于电路的历史状态B. 输出与输入之间存在时间延迟C. 输出状态不依赖于电路的初始状态D. 输出状态依赖于电路的初始状态答案：C6. 在数字电路中，使用最多的触发器是（）。
A. SR触发器B. JK触发器C. D触发器D. T触发器答案：C7. 一个3线-8线译码器可以译码（）种不同的输入信号。
A. 3B. 4C. 8D. 27答案：C8. 以下哪个不是数字电路的优点？（）A. 高抗干扰性B. 高稳定性C. 低功耗D. 易于集成答案：C9. 在一个二进制计数器中，如果计数器从0开始计数，那么它的第一个状态是（）。
A. 0000B. 0001D. 0101答案：B10. 以下哪个不是数字电路设计中常用的简化方法？（）A. 布尔代数简化B. 卡诺图简化C. 逻辑门替换D. 电阻网络简化答案：D二、多项选择题（每题3分，共15分）11. 下列哪些是数字电路中常用的逻辑门？（）A. 与门B. 或门D. 异或门E. 与非门答案：ABCDE12. 在数字电路中，以下哪些因素会影响电路的稳定性？（）A. 电源电压波动B. 温度变化C. 信号传输延迟D. 电路的初始状态E. 电路的负载答案：ABDE13. 以下哪些是时序逻辑电路的基本组成元素？（）A. 触发器B. 计数器D. 译码器E. 编码器答案：ABC14. 在数字电路中，以下哪些是常用的计数器类型？（）A. 二进制计数器B. 十进制计数器C. 约翰逊计数器D. 环形计数器E. 移位寄存器答案：ABCD15. 以下哪些是数字电路设计中常用的测试方法？（）A. 功能测试B. 时序测试C. 静态测试D. 动态测试E. 模拟测试答案：ABCD三、填空题（每题2分，共20分）16. 在数字电路中，一个基本的与门电路有 ______ 个输入端和______ 个输出端。
数字电路试题及答案
数字电路试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑关系是：A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑答案：A2. 一个3输入的与门，当所有输入都为高电平时，输出为：A. 低电平B. 高电平C. 浮空D. 不确定答案：B3. 触发器的两个稳定状态是：A. 0和1B. 正和负C. 高和低D. 真和假答案：A4. 下列哪个不是数字电路的优点？A. 高速度B. 高稳定性C. 低功耗D. 易于集成答案：C5. 以下哪个是组合逻辑电路的特点？A. 输出状态只与当前输入有关B. 具有记忆功能C. 输出状态与过去输入有关D. 以上都不是答案：A6. 一个D触发器的Q端在时钟信号上升沿触发时，其输出将：A. 保持不变B. 变为0C. 变为1D. 翻转答案：D7. 以下哪个逻辑门不是基本逻辑门？A. 与门B. 或门C. 非门D. 异或门答案：D8. 以下哪个是数字电路设计中的同步设计？A. 所有信号在同一个时钟信号下操作B. 信号在不同的时钟信号下操作C. 信号没有时钟信号D. 以上都不是答案：A9. 一个4位二进制计数器，其计数范围是：A. 0到3B. 0到7C. 0到15D. 1到4答案：C10. 在数字电路中，布尔代数的基本原理不包括：A. 幂等律B. 互补律C. 反演律D. 欧拉定律答案：D二、简答题（每题10分，共30分）1. 简述数字电路与模拟电路的主要区别。
答：数字电路主要处理离散的数字信号，使用二进制数字表示信息，具有较高的抗干扰能力，易于实现大规模集成。
而模拟电路处理连续变化的模拟信号，使用电压或电流的连续变化来表示信息，通常需要较高的精度和稳定性。
2. 解释什么是时序逻辑电路，并给出一个例子。
答：时序逻辑电路是一种数字电路，其输出不仅依赖于当前的输入，还依赖于电路的历史状态。
这种电路通常包含存储元件，如触发器或寄存器。
一个常见的例子是计数器，它可以按照时钟信号的上升或下降沿进行计数。
1数字电子技术基础 第二版 课后答案 (胡晓光 著) 北京航空航天大学出版社
2.1由TTL门组成的电路如图2.1所示，已知它们的输入短路电流为I is =1.6mA，高电平输入漏电流I iH=40。
试问：当A=B=1时，G1的灌电流（拉，灌）为3.2mA；A=0时，G1的拉电流（拉，灌）为120。
2.2图2.2中示出了某门电路的特性曲线，试据此确定它的下列参数：输出高电平U OH=3V；输出低电平U OL=0.3V；输入短路电流I iS=1.4mA；高电平输入漏电流I iH=0.02mA；阈值电平U T=1.5V；开门电平U ON= 1.5V；关门电平U OFF=1.5V；低电平噪声容限U NL=1.2V；高电平噪声容限U NH=1.5V；最大灌电流I OLmax=15mA；扇出系数N=10.2.3TTL门电路输入端悬空时，应视为高电平；（高电平，低电平，不定）此时如用万用表测量其电压，读数约为1.4V（3.6V，0V，1.4V）。
2.4CT74、CT74H、CT74S、CT74LS四个系列的TTL集成电路，其中功耗最小的为CT74LS；速度最快的为CT74S；综合性能指标最好的为CT74LS。
2.5CMOS门电路的特点：静态功耗极低（很大，极低）；而动态功耗随着工作频率的提高而增加（增加，减小，不变）；输入电阻很大（很大，很小）；噪声容限高（高，低，等）于TTL门。
2.6集电极开路门（OC门）在使用时须在输出与电源之间接一电阻（输出与地，输出与输入，输出与电源）。
2.72.8若G2的悬空的输入端接至0.3V，结果如下表2.9输入悬空时为高电平，M=“0”，V M=0.2V,三态门输出为高阻，M 点电位由后面“与或非”门的输入状态决定，后面与门中有一输入为0，所以V M=0V。
2.102.11上图中门1的输出端断了，门2、3、4为高电平输入，此时V M=1.6V 左右。
2.12不能正常工作，因为不能同时有效，即不能同时为低电平。
2.13图为由TTL“与非”门组成的电路，输入A、B的波形如图所示，试画出V0的波形。
北航数电
第九章数模与模数转换电路9.1 基本要求1. 熟练掌握D/A转换器的电路结构及工作原理。
2. 了解D/A转换器的主要技术指标。
3. 熟悉A/D转换器的电路结构和工作原理。
4. 了解A/D转换器的主要技术指标。
9.2 习题9.1D/A转换器，其最小分辨电压V LSB=4mV，最大满刻度输出电压V om=10V，求该转换器输入二进制数字量的位数。
9.2在10位二进制数D/A转换器中，已知其最大满刻度输出模拟电压V om=5V，求最小分辨电压V LSB和分辨率。
9.3 在图9.1.5中所示4位权电流D/A转换器中，已知V REF=6V，R1=48kΩ，当输入D3D2D1D0=1100时，v o =1.5V，试确定R f的值。
9.410位倒T型电阻网络D/A转换器如图题9.4所示，当R=R f时：（1）试求输出电压的取值范围；（2）若要求电路输入数字量为200H时输出电压V O=5V，试问V REF应取何值？图题9.49.5n位权电阻D/A转换器如图题9.5所示。
（1）试推导输出电压v O与输入数字量之间的关系式；（2）如n=8，V REF=-10V，当R f=1/8R时，如输入数码为20H，试求输出电压值。
图题9.59.6 图题9.6所示电路可用作阶梯波发生器。
如果计数器是加/减计数器，它和D/A 转换器相适应，均是10位（二进制），时钟频率为1MHz ，求阶梯波的重复周期，试画出加法计数和减法计数时D/A 转换器的输出波形（使能信号S=0，加计数；S=1，减计数）。
V R EF9D D 0D /A 转换器2加/减计数器10Q Q 9S C POv图题9.69.7 在A/D 转换过程中，取样保持电路的作用是什幺？量化有哪两种方法，他们各自产生的量化误差是多少？应该怎样理解编码的含义，试举例说明。
9.8 在图9.2.8所示的4位逐次比较型A/D 转换器中，设V REF =10V ，v I =8.26V ，试画出在时钟脉冲作用下v ′o 的波形并写出转换结果。
[北京航空航天大学]北航数字电子技术课后习题答案(全)
![[北京航空航天大学]北航数字电子技术课后习题答案(全)](https://img.taocdn.com/s3/m/9c9de9dd14791711cd79175f.png)
第一章 逻辑代数及逻辑函数的化简1.1、用布尔代数的基本公社和规则证明下列等式。
1、D B A DC D A BD B A +=+++证：左边=D B A DC D BD B A DC D A AD BD B A +=+++=++++=右边 2、C AB D A C AB D B A D AB +=++证：左边=C AB D A C AB B B D A +=++)(=右边 3、D B B DA C B D D BC +=++++))((证：左边=D B C B C DA B DA D BC B DA C B D BC +=++++=++++))((=右边 4、D B C B BC D A D C A ACD +=++++ 证：左边=B D B D A AD +=++=右边 5、))()((A C C B B A CA BC AB +++=++证：右边=AB BC AC A C B AC A C BC B AC AB ++=++=++++))(())((=左边 6、A C C B B A C B A ABC ++=+证：右边=C B A ABC A C BC C A B A A C C B B A A C C B B A +=+++=+++=))(())()(( 7、A C C B B A A C C B B A ++=++证：左边=A C C B B A C B B A A C A C C B B A ++=+++++=右边 8、)())()()((X W YZ Z Y Z Y X W Z Y +=++++证：左边=)())()((X W YZ Z Y X W Y Z YZ +=+++=右边 9、0))()()((=++++B A B A B A B A证：左边=0))((==++++A A B A B A A AB B A A =右边 10、A D D C C B B A D C CD C B BC B A AB +++=+++))()(( 证：左边=D C B A ABCD D C CD C B A ABC +=++))((右边=))()()((A D D C C B B A A D D C C B B A ++++==D C B A ABCD AD C A D C BC C A B A +=++++))((=左边11、=⊕⊕C B A A ⊙B ⊙C证：左边=C B A ABC C B A C B A C B A AB C B A B A +++=+++)()( ==+++)()(C B C B A C B BC A A ⊙B ⊙C =右边12、如果Y B X A BY AX B A +=+=⊕，证明0证：AB B A Y X X B Y A B A Y B X A BY AX +++++=++=+))((=X A Y B AB Y X X B Y A B A ++++++ =X A Y B X A Y B AB B A +=+++=右边1.2、求下列函数的反函数。
北航数字电路复习资料
数电之组合电路的设计：D0Y 用双四选一数椐选择器实现全加器，允许附加必要的逻辑门。
D3 D0 YD3A1 A0解：根椐全加器定义,可得出S=CI AB BCI A CI B A CI B A +++ CO=AB BCI ACI ++其中,A.B 为两加数,CI 为来自低位的进位,S 为和，CO 为向高位的进位，则又因4 选1的选择器为Y=)(010A A D )(011A A D ++ )()(013012A A D A A D +对比S 与Y 可有，令A1=A ，A0=B ，D0=D3=CI ，D1=D2=CI 即可实现其功能， 又CO =B A + CI A CI B += B A +CI B A A )(++CI B B A )(+ =B A +A CI B +CI B A=B A ·1+A CI B +CI B A +A B ·0则对比Y 可有，令A1=A ，A0=B ，D0=1，D3=0，D2=D1=CI ，即可实现其功能，则有其方案为，总结：对于组合电路的设计，特别是利用已知器件来进行设计时，采用的方法为两边凑的方法，即一方面是通过逻辑抽象，写真值表。
卡诺图化简得表达式，另一方面是熟记芯片输入—输出关系，采用对比法来设计，若形式相同，当然好；若形式类同，特别是芯片输入输出最大项变量数与待实现功能的变量数一致时，只用对多于项令1或0即可，如本题；若芯片的逻辑函数式的表达式中变量数少于输入变量和乘积项，这时一般通过扩展（级联或采用附加少量其他部件）组成要求的电路。
二00一(十)用3—8译码器实现全加器。
解：全加器逻辑函数见上题，又3—8译码器的输入，输出逻辑函数为0120A A A Y ==0M 0121A A A Y ==1M ------ 0127A A A Y ==7M令A2=A ，A1=B ，A0=CI CI 为来自低位的进位6350M M M M S i +++=6350Y Y Y Y +++=又由上一题中有=CO B A +CI B A +CI B A =CI B A =+CI B A +CI B A对照有=CO 6401M M M M +++2410Y Y Y Y +++=则有方案为下面是另一常见芯片实现全加器，即ROM 由上可知又S=CI B A + CI B A AB CI ++CIAB CO= CI B A +CIA B +AB而采用4位地址输入4位数据输出16×4位Rom ，将CI,A,B 3个输入变量分别接至地址输入端A2,A1,A0,其中A3置1，按照逻辑函数要求存入相应的数据即可在数据传输端D3 D2 D1 D0 得到S 和CO,由于每个输入地址对应A3,A2,A1,A0的最小项，并使地址译码器一条输出线（字线）为1，而每一位数据输出都是等于字线输出的逻辑或，故列出ROM 存储阵内的数据表如下： S=∑)15,14,12,9,7,6,4,1(m CO=∑)15,14,,13,7,6,5,3(m总结：对于组合电路的设计问题，一般为三类。
数字电路复习考试题及答案
数字电路复习题（注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。
） 1、逻辑电路可以分为 组合逻辑电路 电路和 时序逻辑电路 电路。
2、数字电路的基本单元电路是 门电路 和 触发器 。
3、数字电路的分析工具是 逻辑代数（布尔代数） 。
4、（50.375） 10 = （110010.011） 2 = （32.6） 165、3F4H = （0001000000010010 ）8421BCD6、数字电路中的最基本的逻辑运算有 与 、 或 、 非 。
7、逻辑真值表是表示数字电路 输入和输出 之间逻辑关系的表格。
8、正逻辑的与门等效于负逻辑的 或门 。
9、表示逻辑函数的 4 种方法是真值表 、 表达式、 卡诺图 、 逻辑电路图 。
其中形式惟一的是 真值表 。
10、对于变量的一组取值，全体最小项之和为 1 。
11、对于任意一个最小项，只有一组变量的取值使其值为 1 ，而在变量取其他各组值时这个最小项的取值都是 0 。
12、对于变量的任一组取值，任意两个最小项之积为 0。
13、与最小项 ABC 相邻的最小项有 ABC 、 ABC 、 ABC 。
14、组合逻辑电路的特点是 输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件） 。
15、按电路的功能分，触发器可以分为 RS 、 JK 、 D 、 T 、 T’。
16、时序电路可分为 同步时序逻辑电路 和 异步时序逻辑电路 两种工作方式。
17、描述时序电路逻辑功能的方法有逻辑方程组（含 驱动方程 、 输出方程 、状态方程 ）、 状态图 、 状态表 、 时序图 。
18、（251） 10 =（11111011） 2 =（FB ） 16 19、全体最小项之和为 1 。
20、按照使用功能来分，半导体存储器可分为RAM 和ROM 。
21、RAM 可分为动态RAM 和静态RAM 。
数字电路期末复习(含答案)
数字集成电路一、 填空题1. “全1出0，有0出1”描述的逻辑关系是 与非逻辑 。
2. 101ABC =时，函数C B AB Y +=之值为Y = 1 。
3. 逻辑函数的表示方法有 真值表 、 逻辑表达式、 逻辑图 、 波形图 、卡诺图五种。
4. A B +=，AB =，A AB += A +B ，AB AB += A 。
5. 常用的集成组合逻辑电路有 编码器 、 译码器 、 数据选择器 等。
6. 编码器的功能是将输入信号转化为 二进制代码输出 。
7. 对于时序逻辑电路来说，某一时刻电路的输出不仅取决于当时的 输入状态 ，而且还取决于电路 原来的状态 。
所以时序电路具有 记忆 性。
8. 计数器的主要用途是对脉冲进行 计数 ，也可以用作 分频 和 定时 等。
9. 用n 个触发器构成的二进制计数器计数容量最多可为 2n-1 。
10. 寄存器可分成 数码 寄存器和 移位 寄存器。
11. 寄存器主要用来暂时存放 数码或信息 ，是一种常用的时序逻辑部件。
12. 一个触发器可以构成 1 位二进制计数器，它有 2 种工作状态，若需要表示n 位二进制数，则需要 n 个触发器。
13. 在计数器中，当计数脉冲输入时，所有触发器同时翻转，即各触发器状态的改变是同时进行的，这种计数器称为 同步计数器 。
14. 施密特触发器具有 回差 现象，又称 滞回 特性。
15. 单稳态触发器最重要的参数为 脉冲宽度 ；多谐振荡器最重要参数为振荡周期 。
16. 常见的脉冲产生电路有 多谐振荡器 ，常见的脉冲整形电路有 单稳态触发器 、 施密特触发器 。
17. 施密特触发器有 两 个稳态，单稳态触发器有 一 个稳态，多谐振荡器有零 个稳态。
18. 单稳态触发器输出脉冲宽度由 定时元件参数 决定；而施密特触发器输出脉冲宽度由 输入信号 决定。
19. 施密特触发器的主要用途有波形变换、整形、脉冲幅度鉴别、构成多谐振荡器 等。
二、 选择题1. Y ABC AC BC =++，当1A C ==时， D 。
数字电路答案大全(DOC)
数字电路试卷答案大全试卷A一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）1.将十进制数（18）10转换成八进制数是 [ ]① 20 ② 22 ③ 21 ④ 23 2. 三变量函数()BC A C B A F+=,,的最小项表示中不含下列哪项 [ ]① m2 ② m5 ③ m3 ④ m7 3.一片64k ×8存储容量的只读存储器（ROM ），有 [ ]①64条地址线和8条数据线 ②64条地址线和16条数据线 ③16条地址线和8条数据线 ④16条地址线和16条数据线4.下列关于TTL 与非门的输出电阻描述中，正确的是 [ ] ①门开态时输出电阻比关态时大 ②两种状态都是无穷大输出电阻 ③门关态时输出电阻比开态时大 ④两种状态都没有输出电阻5.以下各种ADC 中，转换速度最慢的是 [ ]① 并联比较型 ② 逐次逼进型 ③ 双积分型 ④ 以上各型速度相同6. 关于PAL 器件与或阵列说法正确的是 [ ]① 只有与阵列可编程 ② 都是可编程的③ 只有或阵列可编程 ④ 都是不可编程的7. 当三态门输出高阻状态时，输出电阻为 [ ]① 无穷大 ② 约100欧姆 ③ 无穷小 ④ 约10欧姆8.通常DAC 中的输出端运算放大器作用是 [ ]① 倒相 ② 放大③ 积分 ④ 求和 9. 16个触发器构成计数器，该计数器可能的最大计数模值是 [ ]① 16 ② 32 ③ 162 ④ 216 10.一个64选1的数据选择器有（ ）个选择控制信号输入端。
[ ]① 6 ② 16 ③ 32 ④ 64 二、填空题（把正确的内容填在题后的括号内。
每空1分，共15分。
）1．已知一个四变量的逻辑函数的标准最小项表示为()()13,11,9,8,6,4,3,2,0,,,m d c b a F ∑=，那么用最小项标准表示=*F ，以及=F ，使用最大项标准表示F。
F，以及==2．具有典型实用意义的可编程逻辑器件包括，，，。
完整版数字电路复习题含答案
、填空题:1 •在计算机内部，只处理二进制数；二制数的数码为 丄、_0两个；写出从（000）000、001、010、011、100、101、110、111 。
2. 13= (1101) 2； (5A ) 16= (1011010) 2； (10001100 2= (8C ) 16。
完成二进制加法（1011） 2+1= （ 1100） 23.写出下列公式：蠱+ A =丄；佃長AB = B ； A + SB = A+B ; A+B=A B 。
4•含用触发器的数字电路属于 时序逻辑电路（组合逻辑电路、时序逻辑电路）。
TTL 、CMOS 电路中，工作电压为 5V 的是TTL ;要特别注意防静电的是 CMOS 。
5.要对256个存贮单元进行编址，则所需的地址线是8条。
6.输出端一定连接上拉电阻的是 OC 门；三态门的输出状态有 丄、丄、生阻态三种状态。
7 .施密特触发器有 2 个稳定状态.,多谐振荡器有 0 个稳定状态。
&下图是由触发器构成的时序逻辑电路。
试问此电路的功能是（图一）是 同步 时序电路（填同步还是异步），当 R D =1 时，Q 0Q 1Q 2Q 3=0000 ，当R D =0, D I =1,当第二个CP 脉冲到来后,Q 0Q 1Q 2Q 3 = 0100 02依次加1的所有3位二进制数:移位寄存R D CP1.和二进制数（111100111.001）等值的十六进制数是（B ）A.(747.2) 16B.(1E7.2) 16C. (3D7.1) 16D. (F31.2) 162 .和逻辑式AC BC AB 相等的式子是（A ）3. 32位输入的二进制编码器，其输出端有（D ）位。
6. 三极管作为开关时工作区域是（D ）7.下列各种电路结构的触发器中哪种能构成移位寄存器（A. AC+BB. BCC. BD. A BCA. 256B. 128C. 4D. 54. n 位触发器构成的扭环形计数器 ,其无关状态数为个A. 2n-nB. 2n -2nC. 2nD. 2n-15. 4个边沿JK 触发器,可以存储（ A ）位二进制数A. 4B. 8C. 16A. 饱和区+放大区B. 击穿区+截止区C. 放大区+击穿区D. 饱和区+截止区A.基本RS 触发器B.同步RS 触发器C. 主从结构触发器&施密特触发器常用于对脉冲波形的（C ）A.定时B.计数1.八进制数（34.2 ）8的等值二进制数为 11100.01;十进制数98的8421BCD 码为 10011000。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
北航《数字电路》复习题二
一、单项选择题
1、构成移位寄存器不能采用的触发器为（ D ）。
A．R-S型
B．J-K型
C．主从型
D．同步型
2、半导体二极管截止时，外加电压为（D ）。
A．<1.4v
B．<1v
C．<0.7v
D．<0.5v
3、电源电压为+18V的555定时器，接成施密特触发器，则该触发器的正向阀值电位V+及负向阀值电位V-分别为___V（ C ）。
A．12
B．6
C．12或6
D．9
4、时序逻辑电路的一般结构由组合电路与___组成（ B ）。
A．全加器
B．存储电路
C．译码器
D．选择器
5、函数F=AB+BC，使F=1的输入ABC组合为( D )
A．ABC=000
B．ABC=010
C．ABC=101
D．ABC=110
6、一只四输入端或非门，使其输出为1的输入变量取值组合有( D )种。
A．15
B．8
C．7
D．1
7、随机存取存储器具有( A )功能。
A．读/写
B．无读/写
C．只读
D．只写
8、N个触发器可以构成最大计数长度（进制数）为( D )的计数器。
A．N
B．2N
C．N2
D．2N
9、某计数器的状态转换图如下，其计数的容量为( B )
A ．八
B ．五
C ．四
D ．三
10
为触发器的输入）其输出信号的逻辑表达式为( )。
A
B Qn+1 说明 0
0 Qn 保持 0
1 0 置0 1
0 1 置1 1 1 Qn 翻转
A ．Qn+1 ＝A
B ．n n 1n Q A Q A Q +=+
C ．n n 1n Q B Q A Q +=+
D ．Qn+1 ＝ B
二、判断题
1、RAM 具有易失性,一旦失电,所存储的数据立即丢失（ A ）。
A.对
B.错
2、同步触发器与时钟同步工作（ A ）。
A.对
B.错
3、要储存n 位二进制代码，可以用n 个触发器组成的寄存器，也可以用只有1个触发器组成的寄存器（ B ）。
A.对
B.错
4、组合逻辑电路中包含记忆单元（ B ）。
A.对
B.错
5、在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。
（ A ）
A.对
B.错
6、约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作 0。
（ A ）
A.对
B.错
7、时序电路不含有记忆功能的器件。
（ B ）
A.对
B.错
8、计数器除了能对输入脉冲进行计数，还能作为分频器用。
（ A ）
A.对
B.错
9、优先编码器只对同时输入的信号中的优先级别最高的一个信号编码. （ A ）
A.对
B.错
10、计数器的模是指构成计数器的触发器的个数。
（ B ）
A.对
B.错。