FPGA 组合逻辑电路实验报告

七：讨论和回答问题及体会

可编程逻辑器件设计系统认识：组合电路的特点？

答：组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时

刻的输入,与电路原来的状态无关。

学生实验报告

实验课名称：可编程器件技术原理

实验项目名称：组合逻辑电路

专业名称：测控技术与仪器

班级：24081001

学号：11

学生姓名：徐章龙

教室姓名：张晓博

2013年5月20日

组别同组同学杨绪和

实验日期 2013 年 5 月20 日实验室名称电子技术实验室一、实验名称

组合逻辑电路

二、实验目的与要求

熟悉可编程逻辑器件设计软硬件和实现步骤，并设计2选1数据选择器。

三、实验内容

首先利用 QuartusⅡ完成2选1多路选择器的文本编辑输入(mux21a.vhd)和仿真测试等步骤，给出仿真波形。最后在实验系统上进行硬件测试，验证本项设计的功能。

引脚锁定以及硬件下载测试。若选择目标器件是EP1C3，建议选实验电路模式5（注意查阅硬件使用手册），用键1(PIO0，引脚号为1)控制s0；用键2(PIO1，引脚号为2)控制s1；a3、a2和a1分别接clock5(引脚号为16)、clock0(引脚号为93)和clock2(引脚号为17)；输出信号out y仍接扬声器speaker(引脚号为129)。通过短路帽选择clock0接256Hz信号，clock5接1024Hz，clock2接8Hz信号。最后进行编译、下载和硬件测试实验（通过选择键1、键2，控制s0、s1，可使扬声器输出不同音调）。

四、实验仪器与设备

计算机，开发软件，实验箱，下载数据线，跳线等。五、实验原理

Entity mux21a IS

PORT(a,b,s:IN BIT;

Y:OUT BIT);

END ENTITY mux21a;

ARCHITECTURE one OF mux21a IS

BEGIN

PROCESS(a,b,s)

BEGIN

IF s=’0’ THEN y<=a;ELSE y<=b; END IF;

END PROCESS

END ARCHTECTURE one;

六、实验结果分析