三输入与非门版图设计

1绪论

1.1 设计背景

随着集成电路技术的日益进步，使得计算机辅助设计（CAD）技术已成为电路设计师不可缺少的有力工具[1]。国内外电子线路CAD软件的相继推出与版本更新，使CAD技术的应用渗透到电子线路与系统设计的各个领域，如芯片版图的绘制、电路的绘图、模拟电路仿真、逻辑电路仿真、优化设计、印刷电路板的布线等。CAD技术的发展使得电子线路设计的速度、质量和精度得以保证[2]。tanner 是用来IC版图绘制软件，许多EDA系统软件的电路模拟部分是应用Spice程序来完成的，而tanner软件是一款学习阶段应用的版图绘制软件。

Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows 平台的用于集成电路设计的工具软件。该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度。

L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。

1.2设计目标

1.用tanner软件中的原理图编辑器S-Edit编辑三输入与非门电路原理图。

2.用tanner软件中的W-Edit对三输入与非门电路进行仿真，并观察波形。

3.用tanner软件中的L-Edit绘制三输入与非门版图，并进行DRC验证。

4.用W-Edit对三输入与非门的版图电路进行仿真并观察波形。

5.用tanner软件中的layout-Edit对三输入与非门进行LVS检验观察原理图与版图的匹配程度。

2 三输入与非门电路

2.1电路原理图

用CMOS实现三输入与非门电路，PMOS和NMOS管进行全互补连接方式，栅极相连作为输入，电路上面是三个PMOS并联，PMOS的漏极与下面NMOS的漏极相连作为输出，POMS管的源极和衬底相连接高电平，NMOS管的源极与衬底相连接低电平；原理图如图2.1所示。

图2.1 三输入与非门电路的原理图

2.2与非门电路仿真波形

给三输入与非门的输入加激励，高电平为Vdd=5V，低电平为Gnd，并添加输入输出延迟时间，进行仿真，并输出波形；波形图如下图2.2所示。

图2.2 三输入与非门电路输入输出波形图

由波形可以看出，当输入A,B,C,中有一个为低电平时，则输出Y即为高电平；当输入都为高电平时，输出才为低电平。

2.3与非门电路的版图绘制

用L-Edit版图绘制软件对电路进行三输入与非门电路版图绘制，同时进行DRC验证，查看输出结果，检查有无错误；版图和输出结果如下图3.2所示。

图2.3 三输入与非门电路版图

2.4 三输入与非门版图电路仿真波形

同三输入与非门电路原理图仿真相同，添加激励、电源和地，同时观察输入输出波形；波形如下图2.4所示。

由波形可以看出，当输入A,B,C,中有一个为低电平时，则输出Y即为高电平；当输入都为高电平时，输出才为低电平。三输入与非门电路的版图仿真波形与原理图的仿真输出波形基本一致，并且符合输入输出的逻辑关系，电路的设计正确

无误。

图2.4 三输入与非门电路版图输入输出波形图

2.5 LVS检查匹配

用layout-Edit对反相器进行LVS检查验证，首先添加输入输出文件，选择要查看的输出，观察输出结果检查反相器电路原理图与版图的匹配程度；输出结

果如下图2.5所示。

图2.5 三输入与非门电路LVS检查匹配图

总结

通过对典型的模拟电路的设计和IC集成电路的原理图和版图的绘制及仿真，对模拟电路的工作原理有了进一步的了解。再借助tanner软件模拟电路的原理图绘制及其版图生成，熟悉了tanner在此方面的应用，以增强计算机辅助电路模拟与设计的信心。

通过两个教学周的设计，综合运用所学的知识完成了设计任务。在版图设计的过程中，生成的版图网表无法显示输出的波形，后经老师指点，使我认识到是设置里边的两个选项忘记勾选，最后版图设计任务才得以完成。

通过两个教学周的设计，使我认识到细心的重要性，以及对待知识的严谨性。在对待科学知识的时候，我们始终要怀着一颗严谨和敬畏的心态，一丝不苟的循序渐进，不可急于求成。同时感谢指导老师张爽对我的悉心教导，是我在学习的道路上少走弯路。

参考文献

[1] 钟文耀,郑美珠.CMOS电路模拟与设计—基于tanner.全华科技图书股份有限公司印行,2006.

[2] 刘刚等著.微电子器件与IC设计基础.第二版.科学出版社,2009.

附录一：电路原理图网表

* SPICE netlist written by S-Edit Win32 7.03

* Written on Jul 4, 2013 at 19:51:30

* Waveform probing commands

.probe

.options

probefilename="C:\Users\LiuShengwei\Desktop\btks\Module0.dat" + probesdbfile="C:\Users\LiuShengwei\Desktop\btks\1.sdb"

+ probetopmodule="3in"

* Main circuit: 3in

M1 Y A N1 Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u

M2 N1 B N2 Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M3 N2 C Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M4 Y C Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u

M5 Y B Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u

M6 Y A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u

* End of main circuit: 3in

.include "D:\tanner\TSpice70\models\ml2_125.md"

.param 1=0.5u

vvdd Vdd Gnd 5.0

va A Gnd PULSE (0 5 50n 5n 5n 50n 100n)

vb B Gnd PULSE (0 5 50n 5n 5n 100n 150n)

va C Gnd PULSE (0 5 50n 5n 5n 50n 200n)

.tran/op 1n 400n method=bdf

.print tran v(A) v(B) v(C) v(Y)