清华大学微所cadence学习2 2013

Institute of Microelectronics,Tsinghua University
13
第二部分
集成电路设计实践 2013春 LAB2
Institute of Microelectronics,Tsinghua University
14
Mixed-level simulation
• 目的 学习在Cadence环境下实现Mixed-level仿真； • 任务 创建顶层仿真电路(top cell schematic) 创建各单元电路不同抽象层次的描述 创建用于实现view switching的top cell config view 修改config view的内容，实现view switching，实现 mixed-level 仿真的管理 使用单元电路不同抽象层次的描述，对比仿真速度
Institute of Microelectronics,Tsinghua University
18
修改View List
• 在View List栏最前方手动添加calibre
集成电路设计实践 2013春 LAB2
源自文库
Institute of Microelectronics,Tsinghua University
集成电路设计实践 2013春 LAB2
Institute of Microelectronics,Tsinghua University
16
Config 设置
• 在New Configuration窗口右上角, 点Browse: • Top Cell选为顶层仿真电路的schematic
集成电路设计实践 2013春 LAB2
INCLUDE“/data2/class/lifule/lfl0108/csmc/cadence /Rules/CALIBRE/calibre.xrc.a3.lvs”
集成电路设计实践 2013春 LAB2 Institute of Microelectronics,Tsinghua University 5
2
第一部分
集成电路设计实践 2013春 LAB2
Institute of Microelectronics,Tsinghua University
3
准备工作
• 拷贝课件 cp空格/data2/class/lifule/lfl0110/calview.cellmap空格./ • 拷贝规则文件
mkdir Rules
Institute of Microelectronics,Tsinghua University
22
启动仿真
• 仿真方法和电路图仿真完全一样 • 可以在config设置中任意切换View to use使 用不同 的view进行仿真 • 请同学们使用不同的view（比如schematic 和calibre） • 分别进行仿真，对比仿真时间、仿真结果 的异同
cp空格–r空格./verify/CALIBRE空格./Rules • 拷贝管脚映射文件到cadence下 cp空格/data2/class/lifule/lfl0110/calview.cellmap空格./
集成电路设计实践 2013春 LAB2 Institute of Microelectronics,Tsinghua University 4
指定规则文件 文件位置：Rules/CALIBRE/ csmccalibre.xrc.a3
集成电路设计实践 2013春 LAB2
Institute of Microelectronics,Tsinghua University
8
设置INPUT
集成电路设计实践 2013春 LAB2
Institute of Microelectronics,Tsinghua University
9
设置OUTPUT
集成电路设计实践 2013春 LAB2
Institute of Microelectronics,Tsinghua University
10
运行PEX并保存结果
添加fingers=1
集成电路设计实践 2013春 LAB2
Institute of Microelectronics,Tsinghua University
集成电路设计实践
LAB 2
集成电路设计实践 2013春 LAB2
Institute of Microelectronics,Tsinghua University
• 第一部分：版图参数提取 • 第二部分：分层次仿真
集成电路设计实践 2013春 LAB2
Institute of Microelectronics,Tsinghua University
集成电路设计实践 2013春 LAB2 Institute of Microelectronics,Tsinghua University 15
新建config view
• 在library manager窗口, 点击: • File -> New -> Cellview… • 在弹出的窗口中作如下设置并点OK: •
集成电路设计实践 2013春 LAB1
Institute of Microelectronics,Tsinghua University
6
启动PEX
集成电路设计实践 2013春 LAB2
Institute of Microelectronics,Tsinghua University
7
设置PEX
11
器件端口匹配
• 第一次使用某器件时需进行端口匹配，匹 配结果保存在calview.cellmap中，以后无需 再设置
集成电路设计实践 2013春 LAB2
Institute of Microelectronics,Tsinghua University
12
查看提取结果
集成电路设计实践 2013春 LAB2
19
View Switching
• 在View to Use栏相应的view处点鼠标右键， 然后点击 • Set cell view选择仿真使用的view
集成电路设计实践 2013春 LAB2
Institute of Microelectronics,Tsinghua University
20
保存设置
集成电路设计实践 2013春 LAB2
Institute of Microelectronics,Tsinghua University
21
打开config view
• 双击config，弹出两个view，仿真时只需打开 schematic， • 如需更改设置时打开config进行修改
集成电路设计实践 2013春 LAB2
集成电路设计实践 2013春 LAB2
Institute of Microelectronics,Tsinghua University
23
准备工作
• 设置环境变量，在data2下输入： if空格[空格-f空格/etc/bashrc空格];空格then 空格.空格/etc/bashrc回车 fi source空格/data2/cadence.sh source空格/data2/mentor.sh source空格/data2/synopsys.sh
Institute of Microelectronics,Tsinghua University
17
Config 设置
• 在New Configuration窗口下方, 点击Use Template: • Template Name选spectre，然后点击OK
集成电路设计实践 2013春 LAB2
准备工作
• • • • • 规则文件位置： csmc/cadence/Rules/CALIBRE 文件夹内 修改规则文件 右键：open with “Text Editor” lvs规则：calibre.xrc.a3.lvs
• TRACE PRPPERTY R(H2) r r 0 将0改为 5
• pex规则：csmccalibre.xrc.a3 • 将 INCLUDE “./calibre.xrc.a3.lvs” • 修改为