数字逻辑课件

数字逻辑电路
第五章 时序逻辑电路
数字逻辑电路
第五章 时序逻辑电路
二、同步时序电路的分析 例1：分析下图所示的同步时序电路（主从JK触发器）。
数字逻辑电路
第五章 时序逻辑电路
解：电路构成：2个触发器（存贮），1个异或门（组 合）；输入X，输出Z，状态Q1、Q0； ①、写出方程： 输出方程：Z=Q1n Q0n
能使电路的状态改变一次。这里，时钟脉冲起着同步作 用，故而称为同步时序电路。
数字逻辑电路
第五章 时序逻辑电路
异步时序电路：触发器时钟不是连接在一起或即使连 接在一起但并不同时翻转（有些上升沿变化，有些下降 沿变化）。 异步时序电路没有统一的时钟脉冲，输入的变化直接
导致电路状态的变化，而且每次输入变化可能使电路状
为10，类推。
对Z端的输出也可看成是序列信号发生器，脉冲周期 为4TCP，脉冲宽度为1TCP。
数字逻辑电路
第五章 时序逻辑电路
第三节 一、设计步骤 同步时序电路的设计是分析的逆过程，是根据给定的 状态图或通过对设计要求的分析得到的状态图，设计出 同步时序电路的设计
同步时序电路的过程。
设计一个同步时序电路，一般可按如下步骤进行： 1、根据逻辑问题的功能需求，建立原始状态图
数字逻辑电路
第五章 时序逻辑电路
即：相同的输入，不一定得到相同的输出。 如活期存款。存入相同的数，但折中的总数相等吗？ 时序电路中其关键的器件是记忆器件即触发器。 根据组成时序电路的各个触发器在CP信号作用下是否 同时动作将时序电路分为同步和异步两种类型： 同步时序电路是指组成时序电路的各个触发器在同一 CP信号作用下同时动作；
态改变多次。 所谓同步、异步取决于电路状态变化是否与时钟同步。
数字逻辑电路
第五章 时序逻辑电路
二、时序逻辑电路的结构特点
数字逻辑电路
第五章 时序逻辑电路
在电路结构上，时序电路除了包含有组合电路外，还 必须包含有具有记忆功能的存储电路（存储电路通常由 触发器构成），而且存储电路的输出还必须反馈到输入 端，影响其输出。 它有两组输入和两组输出。 把输入X1，X2，…，Xn称为时序电路的外部输入； 把输入Q1，Q2，…，Qr称为时序电路的内部输入，它 是存储元件的输出反馈到组合电路的输入。 把输出Z1，Z2，…，Zm称为时序电路的外部输出； 把输出Y1，Y2，…，Yr称为时序电路的内部输出。
有效信号时，该触发器工作。
例3：分析下列电路：
数字逻辑电路
第五章 时序逻辑电路
数字逻辑电路
第五章 时序逻辑电路
解：分析构成，由于两个触发器的CP接的不是同一信 号，所以是异步电路； 对于第一个D触发器，时钟信号端接CP，当CP由0变为 1时，状态翻转，第二个D触发器的时钟信号端接Q0，当
Q0由0变为1时，才会触发。
现态
输入/输出
次态
数字逻辑电路
第五章 时序逻辑电路
箭头表示状态转换的方向，起点是现态，终点是次态。 3、时序图 也就是时序电路的工作波形图，它能直观地描述时序 电路的输入信号、时钟信号、输出信号及电路的状态转
换等在时间上的对应关系。
时序图：表示相互关系的多重数字波形图；其中标有 CP的是时钟脉冲信号，是数字系统中的时间参考信号。
数字逻辑电路
第五章 时序逻辑电路
建立状态图需要确定三个问题： 1、电路应该包括几个状态； 2、状态之间如何进行转换； 3、怎样产生输出。
根据逻辑问题功能描述，确定电路包括几个状态，并 用字母表示。再由输入输出与状态确定状态之间的变化 关系，画出原始状态图。 这一步得到的状态图是原始的， 其中可能包含多余的状态。
数字逻辑电路
第五章 时序逻辑电路
④、画出时序图： 尽管从状态表和状态图，已经可判断出该电路的功能， 但有时还需作出电路的波形(时序图)才能最后确定它的 功能，更清晰描述电路的工作情况。
数字逻辑电路
第五章 时序逻辑电路
波形画法： 画出CP波形； 根据触发器的触发极性，画出状态变化时刻线，(主 从触发器为下降沿触发)
数字逻辑电路
第五章 时序逻辑电路
三、时序逻辑电路的描述方法 1、逻辑方程 用三个方程式全面地描述一个时序电路的逻辑功能： 输出方程——时序电路输出端的逻辑表达式。
Z = F1(X，Qn)
数字逻辑电路
第五章 时序逻辑电路
驱动方程——电路中各触发器输入端的逻辑表达式。 Y=F2(X,Qn) 状态方程——把驱动方程代入相应触发器的特性方程 所得到的方程式（即触发器的次态方程）。
这是一个脉冲分配器或者脉冲产生器，在正常工作时，
将宽度为一个时钟周期的脉冲轮流分配到各触发器的输 出端上。
数字逻辑电路
第五章 时序逻辑电路
三、异步时序电路的分析 在异步时序电路中，各触发器的CP信号端加的不是同 一时钟信号，使得它们的状态翻转不在同一时刻，各自 的CP信号控制各触发器单独行动，当某触发器的CP端为
பைடு நூலகம்
数字逻辑电路
第五章 时序逻辑电路
①、写出方程 输出方程：Z=Q1nQ0n 驱动方程：D0=Q0n、D1=Q1n 状态方程：Q0n+1=D0=Q0n、Q1n+1=D2=Q1n
且这两个触发器异步触发。
数字逻辑电路
第五章 时序逻辑电路
②、写出状态表、画出状态图
Q1n
Q0n
CP0
CP1
Q1n+1Q0n+1/Z
驱动方程：J0 = K0 = 1
（每来一个脉冲，触发器的状态就翻转一次） J1 = K1 = X○Q0n +
数字逻辑电路
第五章 时序逻辑电路
状态方程： 根据JK触发器的特性方程：Qn+1=J Qn+K Qn Q0n+1=J0Q0n+K0Q0n=Q0n（状态翻转） Q1n+1=J1Q1n+K1Q1n=J1Q1n+J1Q1n
（假设现态代入状态方程，计算出次态，再以得到的
次态作为新的现态代入状态方程求出下一个次态，依此 类推得到状态表。）
4、根据真值表画出该电路的状态图。
5、根据状态图说明其功能。
数字逻辑电路
第五章 时序逻辑电路
1
电路图
驱动方程和 输出方程
2
状态方程
3
判断电路 逻辑功能
5
状态图、 状态表、 时序图
4
计算
主讲老师：韩维良
2005.7
第五章 时序逻辑电路
第一节 时序逻辑电路的特点
一、时序逻辑电路概述 逻辑电路可分为：组合逻辑电路和时序逻辑电路。 组合逻辑电路的特点是任何时刻的输出只取决于当前
的输入状态，与原来的输出状态无关。
时序电路每一时刻的输出不仅取决于当前的输入状态， 而且与前一时刻的输出有关。这种电路具有记忆的功能， 因此时序电路通常是由组合电路和存储电路两部分组成。
+ + =J1○Q1n = X○Q0n○ Q1n +
数字逻辑电路
第五章 时序逻辑电路
②、写出状态表和状态图：
Q0n+1=Q0n
Q1n+1=X○Q0n○ Q1n + + 0/0
00
1/0 0/1 11 0/0 1/0 1/1
01
1/0 10 0/0
数字逻辑电路
第五章 时序逻辑电路
③、功能分析： 从状态表和状态图可知它是一个四进制的可逆计数器。 当x=0时，进行加1计数，当x=1时，进行减1计数； （每来一次时钟脉冲，计一次数）计数序列为：
Qn+1=F3(Y,Qn)
即各触发器的次态与现态的关系方程，也就是时序逻 辑电路的状态方程。
数字逻辑电路
第五章 时序逻辑电路
2、状态表和状态图 在工程应用中，时序逻辑电路通常用状态表和状态图 来表示。 状态表是用来描述时序逻辑电路的输入、状态和输出
之间的关系的表格。
类似于真值表； 状态图是用图解方式来描述时序逻辑电路的输入、状 态和输出之间的关系；
例2：分析如图所示的逻辑电路。
数字逻辑电路
第五章 时序逻辑电路
解：该电路没有外部输入，直接由各触发器的Q端输出。
①、写出逻辑方程 输出方程：Z0=Q0n，Z1=Q1n，Z2=Q2n 驱动方程：D0=Q0n· 1n、D1=Q0n，D2=Q1n Q 状态方程：Q0n+1=D0=Q0n·1n、Q1n+1=D1=Q0n，Q2n+1=D2=Q1n Q
数字逻辑电路
第五章 时序逻辑电路
2、进行状态化简，化简原始状态图，以等效合并的 原则取消多余的状态，进行状态化简 等效状态：任意两个状态A、B, 在所有的输入下，若 电路输出和次态完全相同，则此两个状态互为等效，用 括号(A，B)表示。可以合并为一个状态。
数字逻辑电路
第五章 时序逻辑电路
利用等效状态可以合并(用一个状态表示)来进行状态 简化。 3、进行状态编码（或状态赋值），写出状态表 前面得到的状态图中的状态都是以字母表示的，为了 用触发器来实现电路状态，必须给最简状态表中的每个 符号状态，指定一个二进制代码，形成二进制状态表， 这就称为状态分配，或称状态编码、状态赋值。
数字逻辑电路
第五章 时序逻辑电路
②、写出状态表和状态图 由于输出就是各触发器的状态Q，所以在写状态表时 不必列出；又因为没有输入，状态表完全表现为触发器 的现态与次态的关系；三个触发器，三个输出端，共有8
种不同的状态。
数字逻辑电路
第五章 时序逻辑电路
状态方程：Q0n+1=D0=Q0n· 1n、Q1n+1=D1=Q0n，Q2n+1=D2=Q1n Q Q2nQ1nQ0n ０ ０ ０ ０ ０ １ ０ １ １ ０ １ ０ １ １ １ １ ０ １ ０ １ ０ １ ０ １ Q2n+1Q1n+1Q0n+1 ０ ０ ０ １ １ ０ １ １ ０ ０ ０ １ １ ０ １ １ １ ０ ０ ０ １ ０ ０ ０