数字逻辑课件第十章

数字逻辑课件第十章
单击此处输入你的副标题，请尽量言 简意赅的阐述观点。
数字逻辑
逻辑器件
10.1 概 述
在电路基础课程中我们知道，含有惰
性元件C或L的电路存在暂态过程，即有充 放电现象。脉冲波形就是利用惰性电路的充 放电而形成的。由于RC电路用得较多，下 面就以RC惰性电路为例。我们控制开关位 置及时间常数RC，即可得到不同的脉冲波 形。如图7.1.1(a)所示，当时间常数RC大大 小于开关转换时间TK,则组成微分电路，在 电阻上可得窄脉冲输出。
是专门设置的可从外部进行置“0”的
复位端R ，当
时，经反相后将或非门封
锁输出为0。 R 0
4.开关放电管和输出缓冲级
放电管V，它是N沟道增强型的MOS管， 其控制栅为0电平时截止；当为1电平时导通。
逻辑器件
数字逻辑
两级反相器构成输出缓冲级，反相
器的设计考虑了有较大的电流驱动能力， 一般可驱动两个TTL门电路。同时，输出 级还起隔离负载对定时器影响的作用。
由于接通电源前，电容器两端电压uC=0, 电源刚接通时UB=1,UA=0,所以Q=1， Q 0 ， 经输出缓冲级后uO为高电平，放电管V处于截 止。电源电压通过R1R2对C充电，其暂态过程 为
数字逻辑
逻辑器件
由于比较器A、B的存在，电容C不可能 充至UDD。过程充 如下：当 13UDDuC23UDD 时，UB、UA均为低电平，RS触发器状态不变； 但发当 器状态变为23 UQDD=0时、uC ，UA,Q输=1 出,1UuBO=为0，低则电R平S，触 放电管V导通，这段时间我们称为第一暂稳态。 放电管V导通时，电容C通过电阻R2和放电管 放电，电路进入第二暂稳态期，放电过程为
数字逻辑
逻辑器件
10.2.1 基本组成
555集成电路主要由3个5kΩ电阻组 成的分压器、两个高精度电压比较器、 一个基本RS触发器、一个作为放电通路 的管子及输出驱动电路组成，其结构框 图如图10.2.1所示。
数字逻辑
逻辑器件
(8 ) UDD R
(4 ) R 1
(6 )
TH
＋ －
∞ A
UA
≥1
CO
逻辑器件
数字逻辑
由于比较器A、B的存在，Q uC0不可能充 u至时态放C U， ， 电23DU即 管UDADQ仍。D==U处当1B、于u均C23截U为充止D 低D至，电,大电电平于路容，1仍3 继UR处D续SQD 于触充 ，1u发电O但器；=小高处当于电于平保，持
时UA=1,UB=0,则Q=0,
,则
10.3.2所示。
逻辑器件
Rp uI
Cp
数字逻辑
UD D
R
84
7
6
uO
3
2
C
15
0.01 μF
图10.3.2 具有微分环节的单稳态电路
数字逻辑
逻辑器件
恢复期：当放电管V导通时，定时电容C 通过放电管迅速放电，即进入恢复期，恢复到 静止期状态。恢复期TR由下式决定
TR=(3~5)rd·C 其中rd为放电管导通时呈现的电阻，一般 R>>rd,所以恢复期很短。 利用单稳态触发器我们也可以获得线性锯 齿波。由上述工作原理和输出波形可看出，在 电容C两端可得到按指数规律上升的电压，为 获得线性锯齿波，只要对电容C恒流充电即可。 故用恒流源代替R即可组成线性锯齿波电路。
数字逻辑
上升时间tr：脉冲前沿从0.1Um上 升到0.9Um所需的时间。
下降时间tf:脉冲后沿从0.9Um下降 到0.1Um所需的时间。
利用上述指标，就可以把一个矩形 脉冲的基本特性大体上表示清楚了。
逻辑器件
tr 0.9Um 0.5Um
数字逻辑
tf Um
0.1Um
TW T
图10.4.1 描述矩形脉冲特性的指 标
uC (0 ) 0
uC
(
)
U
DD
( R 1 R 2 ) C
逻辑器件
数字逻辑
放电管V导通时，电容C通过电阻 R2和放电管放电，电路进入第二暂稳态 期，放电过程为
放
u u
C C
(0 ) ( )
2 3 0
U
DD
R 2C
逻辑器件
数字逻辑
由于比较器A、B的存在，电容器不可能
放电至0。当电容放电时，UA=UB=0,RS触发
入端为引脚2低触发端，当
U2
1U 3
DD
时B输出为低电平，即逻辑“0”；当U 2
时B输出为高电平，即逻辑“1”。A、B
1 3
U
DD
的输出直接控制基本RS触发器的动作。
逻辑器件
数字逻辑
3.基本RS触发器
RS触发器由两个或非门组成，它的状态 由两个比较器输出控制，根据基本RS触发器 的工作原理，就可以决定触发器输出端的状态。
低。单稳态电路的主要应用是定时、延 时(对输入uI的下降沿而言)和波形变换。
逻辑器件
数字逻辑
10.4 多谐振荡器
多谐振荡器是一种无稳态电路，它在 接通电源后，不需要外加触发信号，电路 状态能够自动地不断变换，产生矩形波的 输出。由于矩形波中的谐波分量很多，因 此又常称为多谐振荡器。
在数字电路中，为了定量地描述多谐 振荡器所产生的矩形脉冲波形的特性，经 常使用如图10.4.1所示的几个指标，即
器处于维持状态，输出也不变；但当C继续放
电 时，UB=1、UA=0,则Q=1、 Q 0 ，输出uO 为高电平，放电管截止，UDD再次对电容充电，
UDD 1
2 3
UDD
uC
＋
∞ A
UA
－
≥1
1
1
uO
2 3
UDD
Q ≥1
uO
UDD 0
＋
∞ B
UB
－
≥1 Q
T1
T2
V
（ a）
（ b）
图10.4.2 自由多谐电路
0 t
t
数字逻辑
逻辑器件
10.4.2 工作原理
自由多谐振荡器不具有稳态，只具有两个 暂稳态，暂稳态的时间长短由电路的定时元件 确定，电路工作就在两个暂稳态之间来回转换， 具体工作过程如下：
(5 )
R
(2 )
＋∞ －B
UB
≥1
TR
≥1
1
OU T
1
（ 3）
USS 1
8 UDD
TR 2
7D
OUT 3
6 TH
R 4
CO 5
（ b）
R
D V
(7 )
(1 )
USS
（ a）
图10.2.1 CC7555集成定时电路
数字逻辑
逻辑器件
1.分压器
由3个5kΩ电阻组成，它为两个比
较器提供基准电平。如5脚悬空，则比较
UDD
uI
R
1
＋ －
∞ A
UA
≥1
1
Q ≥1
1
uo
1 3
UDD
2 3
UDD
UDD
0.01μF
uI
1 3
UDD
C
＋ －
∞ A
UB
≥1 Q
V
（ a）
uC TW
uO
（ b）
图10.3.1 CC7555构成的单稳态触发器
数字逻辑
逻辑器件
10.3.2 工作原理
静止期：触发信号uI处于高电平，电路
处于稳态，根据555工作原理知道uO为低电平，
逻辑器件
UDD u1
84
Re
Rb2
7
uI
2
V
6
3 uo
uC
uC
Rb1
C 15
0.01μF
uO
（a ）
数字逻辑
（b ）
图10.3.3 线性锯齿波电路
逻辑器件
数字逻辑
图10.3.3为线性锯齿波电路，其中晶体三
极管V及电阻Re、Rb1、Rb2组成恒流源，给
定时电容提供恒定的充电电流。电容两端电压
随时间线性增长
U
DD
R C ln 3
1 .1R C
逻辑器件
数字逻辑
显然改变定时元件R或C即可改变延 迟时间TW；通过改变比较器的参考电压也 可改变TW。一般是在5脚CO端外接电源或 电阻即可改ห้องสมุดไป่ตู้比较器A、B的参考电压。
为了使电路能正常工作，要求外加触 发脉冲的宽度τCP小于TW。且负脉冲的数 值号u一I和定触要发低电于路之13 间U D加D 一。微为分此电常路在，输如入图信
数字逻辑
逻辑器件 脉冲周期：周期性重复的脉冲序列
中，两个相邻脉冲的时间间隔。有时也 用频率f=1/T表示，f表示单位时间里脉冲 重复的次数。
脉冲幅度Um:脉冲电压的最大变化 幅度。
脉冲宽度TW：从脉冲前沿上升到 0.5Um 起 ， 到 脉 冲 后 沿 下 降 到 0.5Um 止 的一段时间。
逻辑器件
逻辑器件
数字逻辑
C
K
+
K
①
②
R U 0
（a）
R C＜＜K T
R +
C U 0
-
RC＜＜ TK
（b）
RC＞＞T K
图10.1.1 RC暂态电路波形
逻辑器件
数字逻辑
惰性电路产生的暂态过程，对一 阶问题而言，可用三要素法来描述，获 得电压或电流随时间变化的方程，该方 程是脉冲波形计算的重要依据。三要素 或即起始值X(0+)、趋向值X(∞)和时间常数 τ，若三要素已知，则得方程
uC
1 C
t 0
iCdt
I0 t C
I0为恒定电流。其工作波形如图7.3.3(b)所示。实 际中为了防止负载对定时电路影响，uC输出常常通 过射极输出器输出。
逻辑器件
数字逻辑
外接电阻R的范围为2kΩ~20MΩ， 定时电容C为100pF~1000μF，因此其 单稳态电路的延迟时间TW可由几微秒到 几小时。精度可达0.1%。当然还可以增 大R、C值使延时增大，但将导致精度变
t
X(t) X()[X(0)X()]e
t ln X()X(0)
X()X(t)
逻辑器件
数字逻辑
10.2 555定时电路
555定时电路是目前应用十分广泛
的一种器件，本章仅介绍它在脉冲形成方 面的基本电路。555定时电路有TTL集成 定时电路和CMOS集成定时电路，功能完 全一样，不同之处是前者驱动能力大于后 者，我们以CMOS集成定时器CC7555为 例进行介绍。
数字逻辑
逻辑器件
图10.1.1(b)组成积分电路，当 RC<<TK时，在电容上可得矩形波；而 RC>>TK时，在电容上又可得线性扫描的 波形。由上可看出脉冲形成电路的组成应 有两大部分，惰性电路和开关。开关是用 来破坏稳态，使惰性电路产生暂态的。开 关可用不同的电子器件来完成，如可用运 算放大器，可用分立器件晶体三极管或场 效应管，也可以用逻辑门。目前用得较多 的是555定时电路。
数字逻辑
逻辑器件
10.4.1 电路组成
图10.4.2(a)给出用CC7555构成的 多谐振荡器。由图可见，除将高电平触 发端TH和低电平触发端 T R 短接外，在 放电回路中还串接一个电阻R2。电路中 R1、R2、C均是定时元件。图10.4.2(b) 为工作波形。
逻辑器件
数字逻辑
R1 R2
uC C
数字逻辑
逻辑器件
10.3.1 电路组成
图10.3.1(a)是用CC7555构成的单 稳态电路，图10.3.1(b)是其工作波形。 图中R、C为外接定时元件，输入触发信 号uI加至低触发 T R 端，由OUT端给出 输出信号，控制端CO不用时一般均通 过0.01μF接地，以防干扰。
逻辑器件
数字逻辑
数字逻辑
逻辑器件 10.2.2 工作原理及特点
综上所述，我们根据图10.2.1所示 电路结构图可以很容易得到CC7555定时 器的功能表，如表10.2.1所示。
表10.2.1 555定时器功能表
逻辑器件
数字逻辑
CC7555定时器电路具有静态电流较小 (80μA左右)，输入阻抗极高(输入电流仅为 0.1μA左右)，电源电压范围较宽(在3V~18V内 均正常工作)等特点。最大功耗为300mW，和 所有CMOS集成电路一样，在使用时输入电压 uI应确保在安全范围之内，即满足下式条件：
uO=0,放电管导通，电容通过放电管很快放电，
进入恢复期。由于外界触发脉冲加进来，电路
uO由低电平变为高电平到再次变为低电平这段
时间就是暂稳态时间，其暂稳态时间TW计算
如下：
逻辑器件
数字逻辑
TW
RC
ln uC ( ) uC (0 ) uC ( ) uC (TW )
RC
ln
U
U
DD
DD
0
2 3
器A的基准电平为
基准电平为
1 3
U
DD
2 3
U D D ，比较器B的 ，改变5脚的接法可
改变A、B的基准电平。
数字逻辑
逻辑器件 2.比较器
比较器A、B是两个结构完全相同的
高精度电压比较器。A的输入端为引脚6
高 出 时A触为输发高出端电为，平低，当电即平逻，U辑6即“ 逻231U”辑D；D “当0U时”。6 AB端23的U输D输D
放电管V导通，定时电容C两端电压uC=0。工
作期：外界触发信号uI加进来，要求为负脉冲 且平低，U电A平为应低电平，使uO比13 为U 较D高D 器电输平出，U且B为放高电电管
截止，电源UDD通过定时电阻R对定时电容充
电，这是一个暂态问题，只要写出三要素即可。
uC (0 ) 0
uC
(
)
U
DD
RC
USS-0.5V≤UI≤UDD+0.5V
555定时电路除了CMOS型之外，还有 TTL型如5G555(NE555)，它的工作原理与 CC7555没有本质区别，但其驱动电流可达 200mA。
数字逻辑
逻辑器件
10.3 单稳态电路
单稳态触发器只有一个稳定状态和 一个暂稳态，在外界触发脉冲的作用下， 电路从稳态翻转到暂态，然后在暂稳态停 留一段时间TW后又自动返回到稳态，并 在输出端产生一个宽度为TW的矩形脉冲。 TW只与电路本身的参数有关，而与触发 脉冲无关。通常把TW称为脉冲宽度。