数字逻辑第三章
第三章数字逻辑2012
tPHL
tPLH
47
工程上平均延迟时间的测试方法:
A
B
C
A
&
&
&
A
B
C
0 tpd 1 tpd 0
tpd 1 tpd
0 tpd 1 tpd
0
tpd
1
0
tpd
48
T = 6tpd
tpd= T/6
T
49
3.6 其它类型的TTL门
3.6.1 TTL门分类
一、按系列分类
国标
典型(tpd =10nS)
T1000
ECL：VEE=-5.2V；VL=-1.6V；VH=-0.8V
CMOS：VDD=+3V～+18V；VL=0V；VH= VDD 2
工程上： 用“0”表示VL，用“1”表示VH称正逻辑。 用“0”表示VH，用“1”表示VL称负逻辑。
3
3.1 PN结
在一块完整的硅片上，用不同的掺杂工艺使其 一边形成N型（Negative)半导体，另一边形成 P型(Positive)半导体，那么就在两种半导体 的交界面附近形成了PN结。
3
2
放
大Q
区
80A
=IC/IB=3mA/60A=50 60A
=IC/IB=2mA/40A=50 40A
-ICBO
UCES
VCC
截止区
UCE(V)
22
3.2.4 双极型晶体三极管开关特 性
一、静态特性
IC Ib Ui Rb UBE
VCC RC
UCE
晶体管开关电路
23
1、放大状态
放大条件：Ube>0(e结正偏)，Ubc<0(c结反偏)。 Ube≈0.5～0.7V，IC=βIb ，Ie = IC +βIb
数字逻辑 第三章 加法器.ppt
四位二进制并行加法器
三、四位二进制并加法器的外部特性和逻辑符号 1．外部特性
图中，A4、A3、A2、A1 ------- 二进制被加数； B4、B3、 B2、B1 ------- 二进制加数； F4、 F3、 F2、 F1 ------相加产生的和数； C0 --------------------来自低位的进位输入； FC4 -------------------向高位的进位输出。
a3b1
+) 乘积 Z5 a3b2 Z4 a2b2 Z3
a2b1
a1b2 Z2
a1b1
Z1
因为： ☆1位二进制数乘法 法则和逻辑“与”运算法 则相同，“积”项aibj(i =1，2，3；j=1，2)可用 两输入与门实现。 ☆对部分积求和可用 并行加法器实现。 所以：该乘法运算电 路可由6个两输入与门和1 b2 个4位二进制并行加法器构 成。逻辑电路图如右图所 示。
四位二进制并行加法器
实现给定功能的逻辑电路图如下图所示。 1) 输入端A4、A3、A2、 A1输入8421码；
2) 而从另一输入端B4、 B3、B2、B1输入二进 制数0011； 3) 进位输入端C0接上“0”；
4) 可从输出端F4、F3、F2、 F1得到与输入8421码对
应的余3码。
四位二进制并行加法器
Z5 Z4 Z3 Z 2 Z1
F4 F3 F2 F 1 FC4 T 693 C0
0
A4 A3 A2 A1
B4 B 3 B2 B1
＆
＆
＆
＆
＆
＆
b1
a3
a2
a1 0 a 3
a2
a1
FA4
F3 C3
FA3
F2
《数字逻辑》第3章习题答案
题
【3-1】填空： (1) 逻辑代数中有三种最基本运算： 与 、 或 和 非 ，在此基础上又派生出五种基本运算， 分别为 与非 、 或非 、 异或 、 同或 、和 与或非 。 (2) 与运算的法则可概述为：有 0 出 0 ，全 1 出 1 ；类似地，或运算的法则为 有”1”出”1”， 全”0”出”0” 。 (3) 摩根定理表示为： A B = A B ； A B = A B 。 (4) 函数表达式 Y= AB C D ，则其对偶式为 Y ' = ( A B)C D 。 积的形式结果应为 M ( 0,1,2,4,5,8,9,10)。 (5) 函数式 F=AB+BC+CD 写成最小项之和的形式结果应为 m ((3,6,7,11,12,13,14,15))， 写成最大项之
0 0 1 1 1 1
1 1 0 0 1 1
0 1 0 1 0 1
1 1 0 0 1 0
【3-8】写出下列函数的反函数 F ，并将其化成最简与或式。 (1) F1 ( A D )( B C D)( AB C ) (2) F2 ( A B )( BCD E )( B C E )(C A) (3) F3 A B C A D (4) F4 ( A B)C ( B C ) D 解： (1) F1 AD C (2) F2 AB A C E (3) F3 AB AC A D (4) F4 BC C D ABD A B C 【3-9】用对偶规则，写出下列函数的对偶式 F ，再将 F 化为最简与或式。 (1) F1 AB B C A C (2) F2 A B C D (3) F3 ( A C )( B C D)( A B D) ABC (4) F4 ( A B )( A C )( B C )(C D) (5) F5 AB C CD BD C 解：题中各函数对偶函数的最简与或式如下： (1) F1 A BC AB C (2) F2 A B D A C D (3) F3 AC A BD (4) F4 A BC B C CD (5) F5 ABC D (6) F6 AB C D 【3-10】已知逻辑函数 F A B C , G=A⊙B⊙C，试用代数法证明： F G 。 解：
数字逻辑第3章 门电路
逻辑式：Y=A + B
逻辑符号： A 1
B
Y
电压关系表
uA uB uY
0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
真值表
ABY
0
0
0
0
1
1
1
0
1
1
1
1
三、三极管非门
5V
利用二极管的压降为0.7V， 保证输入电压在1V以下时，
电路可靠地截止。
A(V) Y(V) <0.8 5 >2 0.2
II H &
II L &
… …
NOH
I OH (max) I IH
N MIN ( NOH , NOL )
NOL
IOL(max) I IL
六、CMOS漏极开路门（OD）门电路（Open Drain）
1 . 问题的提出
普通门电路
在工程实践中，往往需要将两个门的输出端 能否“线与”？
并联以实现“与”逻辑功能，称为“ 线与 。
输入 0 10% tr tf
tPHL
输出
tPLH
tr：上升时间
tf：下降时间 tw：脉冲宽度 tPHL：导通传输时间
tPLH：截止传输时间
平均传输延迟时间 （Propagation delay)
tpd= tpHL+ tpLH 2
5、功耗： 静态功耗：电路的输出没有状态转换时的功耗。 动态功耗：电路在输出发生状态转换时的功耗。
PMOS
NMOS
3、增强型MOSFET的开关特性
iD管可变子类型恒
VGS1 击开/关的条（件1）N沟道增强开型/M关O的S等FE效T电：路
数字逻辑-第三章第1节-751
图3 - 2 硅二极管的电路图
图3 - 3 硅二极管的伏安特性 (a)输入电压 (b)二极管电流
iF———正向电流 RF———正向导通电阻(RF<100Ω) vF———导通时的正向压降
(2)反向电流
当外加负电压时,由于热激发形成少数载流子的漂移运动,
与外加反向电压大小无关。iR很小,但当温度升高时会使反向 电流增大。
(3)反向击穿电压
当反向电压超过某一值时,iR 急剧增加,这个电压为反向击 穿电压,因此反向工作电压不应超过这个值。
2. 二极管的过渡特性(动态特性)
由于二极管P-N空间电场的存在(存储电荷),当其开或关
时,它不会立即导通或关断,均有过渡时间,如图3-4所示。
当vI > VT 时,由于扩散运动(载流子)不会立即导通,加反 向电压时,由于漂移运动不会立即关断,存在正向导通时间tfc 和反向恢复时间tre。
主要是发射极向基区和集区发射扩散电子有个过程,受反
向偏压(基- 射)、射极结电容及正向驱动电流影响。
(2)上升时间tr 从0.1ICS 到0.9ICS所需时间。随着基区电子的积累增加, 建立起一定的电子浓度梯度,ICS正向驱动电流越大,则tr越小。 (3)存储时间ts 从ts负跳变开始到ICS下降到0.9ICS 的时间,退出饱和。
(4)下降时间tf ICS从0.9ICS 到0.1ICS的时间。当反向驱动电流增加时,tf 下降。
3. 开关参数
(1) VBE(sat)———基- 射饱和压降。 (2) VCE(sat)———集- 射饱和压降。 (3) ton———开启时间,ton = td + tr。 (4) toff———关闭时间,toff = ts + tf ,ts 是重要因素。
数字逻辑第三章(2014)
.0 1 1 1 1
1 10 01
F
F1=A
F2=BC
以上分析可知： （1） 阻塞圈可大可小，小可以到某个最小项，大可超过 头部因子的合并圈； （2） 为保证尾因子的“非”内不再有非，阻塞圈也应包 含1重心； 大的阻塞圈可以使变量少，但究竟选大还是选小，应考虑此
阻塞圈（尾因子）的公用程度。
用阻塞法设计三级与非电路
• 如三级门设计中，输入全为原变量，就应当围 绕1重心来圈。
• 实际围绕1重心来圈时，有时将0方格也圈入， 所以要设法将圈入的0方格扣除，扣除的方法 是用被扣除的最小项的非之积来扣除，这就是 阻塞逻辑，因为在其相应输入组合下值为0， 禁止了积项输出“1”，使积项受控制。
阻塞的结果由两部分因子构成：一部分因子为原变量 形式，称为头部因子；另一部分因子为带“非”号形 式，称为尾因子。
F A B AB ( A B)( AgB)
AB AB ( A B)( A B)
该函数表达式简单，不用列真 值表，由表达式直接可以知 道电路的逻辑功能。这是一 个异或电路。
逻辑图
逐从
1
级输 写入
出到
输
出
逻辑表 达式
化 简
2
最简与或
表达式
组合逻辑电路的分析
A
& F1
__ __
__
= AD AD BC
3.3 组合逻辑电路的设计方法
• 组合电路的设计就是根据逻辑功能的要求，设计出实 现该功能的最优逻辑电路。
• 从采用的器件来看，
– 小规模集成电路（SSI） – 中规模集成电路（MSI） – 大规模集成电路（LSI）
追求的目标是最少门数 追求集成块数的减少
数字逻辑教材第3章上半部分[090708]
![数字逻辑教材第3章上半部分[090708]](https://img.taocdn.com/s3/m/4b6b8d4daa00b52acec7ca2b.png)
第3章：数字系统基本概念数字系统是对数字信息进行加工、处理和传输的设备统称，其结构可大可小，没有一个规范和限定。
如家庭自动化系统中的煤气安全控制器，就是一个非常小的数字系统，而具有典型数据处理能力的计算机系统，就是一种大型数字系统的代表。
所以数字系统，实际上就是由一些逻辑门或逻辑功能模块所组成的一个具有特定智能化功能表现的设备，为此要掌握数字系统的设计就必须对数字系统的一些基本概念和特征有所了解。
3.1 数字系统模型概述对任何一个数字系统来讲，它的组成结构只有两种模式，一种是组合逻辑模式，简称组合逻辑，另一种就是时序逻辑模式，简称时序逻辑。
因此，无论多么复杂的数字系统结构，都是这两种不同模式的综合。
数字系统可表示为：组合逻辑数字系统同步时序逻辑时序逻辑异步时序逻辑组合逻辑特点：在任何时刻逻辑功能部件所产生的稳定输出信号，只与当前逻辑功能部件的输入信号有关，而与以前任何时间段上的输入信号无关。
时序逻辑特点：在任何时刻逻辑功能部件所产生的稳定输出信号，不仅与当前逻辑功能部件的输入信号有关，而且还与该逻辑功能部件因过去输入信号的作用，所产生的记忆状态有关，或者说，逻辑功能部件当前时间的稳定输出，与该时间的输入信号，和功能部件所持有的现行状态相关。
在组合逻辑中，对组合逻辑网络来讲，由于它的输出不受到过去发生事件的影响，所以它必须满足两个条件：1.输出信号“真–假”状态，只取决于当前输入信号“真–假”组合；2.从输出到输入不能有任何反馈作用。
由于存在这两个条件，组合逻辑网络如果输入条件一旦发生变化，逻辑网络输出信号将立即出现新的变化值，这些新变化出现的时间是由产生输出信号组合网络所固有时延所决定的，这样输出变化将可能滞后于输入变化。
在一定时间内，组合逻辑网络输出可能与输入所需结果不一致。
所以组合逻辑部件在工作时，只要能保证组合逻辑网络输入信号在一个足够长的时间内保持不变，这些输入信号最终会使输出变成正常。
数字逻辑课件-第3章 组合逻辑电路
F
B F tpd tpd
3.3 组合电路中的竞争冒险
二、竞争现象与冒险的产生 A B C
& P2
1
& P1
&
F
A C B
B
H H
F A B BC A B BC
P2 P1 F
当A=C=1时 F B B 1 从理论上看：不论B为什么， 输出都为1
3.3 组合电路中的竞争冒险
制数的数值范围指示器，电路的 输入A、B、C、D是一位十进制数 的NBCD码，即X=8A+4B+2C+D， 要求当X≥5时，输出F=1，否则 F=0，该电路能实现四舍五入。 C
Z A BD BC A BD BC
A 1 d A 1 1 D d d D d 1 d 1 B d B C
Z
1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 1
&
&
&
&
1
a
1
b
1
c
1
d
Z ab cd bc d a b d
ab c d进
制数的数值范围指示器，电路的 输入A、B、C、D是一位十进制数 的NBCD码，即X=8A+4B+2C+D， 要求当X≥5时，输出F=1，否则 F=0，该电路能实现四舍五入。 C
Z= RYG+RG+RY
5、用与非门构成逻辑电路 Z= RYG+ RG+ RY =RYG + RG + RY = RYG • RG
1 1
1
• RY
&
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第三章门电路
1 : 下列哪个逻辑门可以双向传输数据
A:OD门
B:三态门
C:传输门
D:OC门
您选择的答案: 正确答案：C
知识点：传输门可以双向传输数据
---------------------------------------------------------------------------- 2 : 下列哪个逻辑门可以输出并联使用
A:卤门
B:三态门
C:传输门
D:OC门
您选择的答案: 正确答案：D
知识点：OC门输出并联使用形成“线与”关系
---------------------------------------------------------------------------- 3 : 下列哪个逻辑门有三种状态
A:OD门
B:三态门
C:传输门
D:OC门
您选择的答案: 正确答案：B
知识点：三态门有高电平、低电平、高阻态三种状态
---------------------------------------------------------------------------- 4 : 下列哪个逻辑门可以实现吸收大负载电流功能
A:卤门
B:三态门
C:传输门
D:OD门
您选择的答案: 正确答案：D
知识点：OD门输出并联使用形成“线与”关系，可以实现吸收大负载电流功能---------------------------------------------------------------------------- 5 : VIH表示什么含义
A:输出低电平
B:输入高电平
C:输出高电平
D:输入低电平
您选择的答案: 正确答案：B
知识点：I即input,表示输入；H即high，表示高电平
---------------------------------------------------------------------------- 6 : VIL表示什么含义
A:输出低电平
B:输入高电平
C:输出高电平
D:输入低电平
您选择的答案: 正确答案：D
知识点：I即input,表示输入；L即low，表示低电平
---------------------------------------------------------------------------- 7 : VOH表示什么含义
A:输出低电平
B:输入高电平
C:输出高电平
D:输入低电平
您选择的答案: 正确答案：C
知识点：O即output,表示输出；H即high，表示高电平
---------------------------------------------------------------------------- 8 : VOL表示什么含义
A:输出低电平
B:输入高电平
C:输出高电平
D:输入低电平
您选择的答案: 正确答案：A
知识点：O即output,表示输出；L即low，表示低电平
---------------------------------------------------------------------------- 9 : TTL反向器输入悬空时输出是什么状态
A:低电平
B:高电平
C:高阻态
D:不确定
您选择的答案: 正确答案：A
知识点：TTL反向器输入悬空时，输入为高电平
---------------------------------------------------------------------------- 10 : TTL同或门和CMOS同或门比较，它们的逻辑功能一样吗？
A:一样
B:不一样
C:有时一样，有时不一样
D:不确定
您选择的答案: 正确答案：A
知识点：TTL门电路和CMOS门电路逻辑功能一样
---------------------------------------------------------------------------- 11 : 图中为TTL门电路，其输出为（）状态
A:高电平
B:低电平
C:高阻态
D:不确定
您选择的答案: 正确答案：B
知识点：对于TTL门电路，悬空为高电平
---------------------------------------------------------------------------- 12 : 图中为TTL门电路，其输出为（）状态
A:高电平
B:低电平
C:高阻态
D:不确定
您选择的答案: 正确答案：A
知识点：对于TTL门电路，当负载大于690Ω时，输入则从低电平变为高电平----------------------------------------------------------------------------
A:高电平
B:低电平
C:高阻态
D:不确定
您选择的答案: 正确答案：A
知识点：对于TTL门电路，当负载大于690Ω时，输入则从低电平变为高电平---------------------------------------------------------------------------- 14 : 图中为TTL门电路，其输出为（）状态
A:高电平
B:低电平
C:高阻态
D:不确定
您选择的答案: 正确答案：B
知识点：对于TTL门电路，当负载大于690Ω时，输入则从低电平变为高电平---------------------------------------------------------------------------- 15 : 图中为TTL门电路，其输出为（）状态
A:高电平
B:低电平
C:高阻态
D:不确定
您选择的答案: 正确答案：B
知识点：图示中，控制端高电平有效。
高电平有效时逻辑关系为非
----------------------------------------------------------------------------
A:高电平
B:低电平
C:高阻态
D:不确定
您选择的答案: 正确答案：C
知识点：图示中，控制端低电平电平有效。
控制端无效时输出为高阻态
---------------------------------------------------------------------------- 17 : 图中为TTL门电路，其输出为（）状态
A:高电平
B:低电平
C:高阻态
D:不确定
您选择的答案: 正确答案：A
知识点：对于TTL门电路，当负载大于35KΩ时，输入则从高电平变为低电平---------------------------------------------------------------------------- 18 : 图中为TTL门电路，其输出为（）状态
A:高电平
B:低电平
C:高阻态
D:不确定
您选择的答案: 正确答案：B
知识点：对于TTL门电路，悬空为高电平
----------------------------------------------------------------------------
A:高电平
B:低电平
C:高阻态
D:不确定
您选择的答案: 正确答案：A
知识点：对于CMOS门电路，输入端接负载时，输入电平不变
---------------------------------------------------------------------------- 20 : 图中为CMOS门电路，其输出为（）状态
A:高电平
B:低电平
C:高阻态
D:不确定
您选择的答案: 正确答案：A
知识点：对于CMOS门电路，输入端接负载时，输入电平不变
---------------------------------------------------------------------------- 21 : 图中为CMOS门电路，其输出为（）状态
A:高电平
B:低电平
C:高阻态
D:不确定
您选择的答案: 正确答案：B
知识点：对于CMOS门电路，输入端接负载时，输入电平不变
----------------------------------------------------------------------------
A:高电平
B:低电平
C:高阻态
D:不确定
您选择的答案: 正确答案：B
知识点：对于OC门电路，门电路输出端直接连接时，逻辑关系为与
----------------------------------------------------------------------------。