数字逻辑第8章习题解答
《数字逻辑》(第二版)习题答案
第一章1. 什么是模拟信号？什么是数字信号？试举出实例。
模拟信号-----指在时间上和数值上均作连续变化的信号。
例如，温度、压力、交流电压等信号。
数字信号-----指信号的变化在时间上和数值上都是断续的，阶跃式的，或者说是离散的，这类信号有时又称为离散信号。
例如，在数字系统中的脉冲信号、开关状态等。
2. 数字逻辑电路具有哪些主要特点？数字逻辑电路具有如下主要特点：●电路的基本工作信号是二值信号。
●电路中的半导体器件一般都工作在开、关状态。
●电路结构简单、功耗低、便于集成制造和系列化生产。
产品价格低廉、使用方便、通用性好。
●由数字逻辑电路构成的数字系统工作速度快、精度高、功能强、可靠性好。
3. 数字逻辑电路按功能可分为哪两种类型？主要区别是什么？根据数字逻辑电路有无记忆功能，可分为组合逻辑电路和时序逻辑电路两类。
组合逻辑电路：电路在任意时刻产生的稳定输出值仅取决于该时刻电路输入值的组合，而与电路过去的输入值无关。
组合逻辑电路又可根据输出端个数的多少进一步分为单输出和多输出组合逻辑电路。
时序逻辑电路：电路在任意时刻产生的稳定输出值不仅与该时刻电路的输入值有关，而且与电路过去的输入值有关。
时序逻辑电路又可根据电路中有无统一的定时信号进一步分为同步时序逻辑电路和异步时序逻辑电路。
4. 最简电路是否一定最佳？为什么？一个最简的方案并不等于一个最佳的方案。
最佳方案应满足全面的性能指标和实际应用要求。
所以，在求出一个实现预定功能的最简电路之后，往往要根据实际情况进行相应调整。
5. 把下列不同进制数写成按权展开形式。
(1) (4517.239)10 (3) (325.744)8(2) (10110.0101)2 (4) (785.4AF)16解答（1）(4517.239)10 = 4×103＋5×102＋1×101＋7×100＋2×10-1＋3×10-2＋9×10-3（2）(10110.0101)2= 1×24＋1×22＋1×21＋1×2-2＋1×2-4（3）(325.744)8 = 3×82＋2×81＋5×80＋7×8-1＋4×8-2＋4×8-3 (4) (785.4AF)16 = 7×162＋8×161＋5×160＋4×16-1＋10×16-2＋15×16-36.将下列二进制数转换成十进制数、八进制数和十六进制数。
数字逻辑电路与系统设计蒋立平主编习题解答
第4章习题及解答用门电路设计一个4线—2线二进制优先编码器。
编码器输入为3210A A A A ，3A 优先级最高，0A 优先级最低，输入信号低电平有效。
输出为10Y Y ，反码输出。
电路要求加一G 输出端，以指示最低优先级信号0A 输入有效。
题 解：根据题意，可列出真值表，求表达式，画出电路图。
其真值表、表达式和电路图如图题解所示。
由真值表可知3210G A A A A =。
(a)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0 1 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10000000000000000000000000010100011111010110000103A 2A 1A 0A 1Y 0Y G真值表≥1&1Y 3A 2A 1&&1A 0Y &1GA 00 01 11 100010001111000000001101113A 2A 1A 0A 03231Y A A A A =+00 01 11 1000000011110001000011103A 2A 1A 0A 132Y A A =(b) 求输出表达式(c) 编码器电路图图 题解4.1试用3线—8线译码器74138扩展为5线—32线译码器。
译码器74138逻辑符号如图（a ）所示。
题 解：5线—32线译码器电路如图题解所示。
&&&&11EN01234567BIN/OCTENY 0&G 1G 2AG 2B42101234567BIN/OCTEN&G 1G 2A G 2B42101234567BIN/OCT EN&G 1G 2A G 2B42101234567BIN/OCT EN&G 1G 2A G 2B421A 0A 1A 2A 3A 4Y 7Y 8Y 15Y 16Y 23Y 24Y 31图 题解4.3写出图所示电路输出1F 和2F 的最简逻辑表达式。
大学_数字逻辑第四版(欧阳星明著)课后习题答案下载
数字逻辑第四版（欧阳星明著）课后习题答案下载数字逻辑第四版（欧阳星明著）课后答案下载第1章基础概念11.1概述11.2基础知识21.2.1脉冲信号21.2.2半导体的导电特性41.2.3二极管开关特性81.2.4三极管开关特性101.2.5三极管3种连接方法131.3逻辑门电路141.3.1DTL门电路151.3.2TTL门电路161.3.3CML门电路181.4逻辑代数与基本逻辑运算201.4.1析取联结词与正“或”门电路201.4.2合取联结词与正“与”门电路211.4.3否定联结词与“非”门电路221.4.4复合逻辑门电路221.4.5双条件联结词与“同或”电路241.4.6不可兼或联结词与“异或”电路241.5触发器基本概念与分类251.5.1触发器与时钟271.5.2基本RS触发器271.5.3可控RS触发器291.5.4主从式JK触发器311.5.5D型触发器341.5.6T型触发器37习题38第2章数字编码与逻辑代数392.1数字系统中的编码表示392.1.1原码、补码、反码412.1.2原码、反码、补码的运算举例472.1.3基于计算性质的几种常用二-十进制编码48 2.1.4基于传输性质的几种可靠性编码512.2逻辑代数基础与逻辑函数化简572.2.1逻辑代数的基本定理和规则572.2.2逻辑函数及逻辑函数的表示方式592.2.3逻辑函数的标准形式622.2.4利用基本定理简化逻辑函数662.2.5利用卡诺图简化逻辑函数68习题74第3章数字系统基本概念763.1数字系统模型概述763.1.1组合逻辑模型773.1.2时序逻辑模型773.2组合逻辑模型结构的数字系统分析与设计81 3.2.1组合逻辑功能部件分析813.2.2组合逻辑功能部件设计853.3时序逻辑模型下的数字系统分析与设计923.3.1同步与异步933.3.2同步数字系统功能部件分析943.3.3同步数字系统功能部件设计993.3.4异步数字系统分析与设计1143.4基于中规模集成电路(MSI)的数字系统设计1263.4.1中规模集成电路设计方法1263.4.2中规模集成电路设计举例127习题138第4章可编程逻辑器件1424.1可编程逻辑器件(PLD)演变1424.1.1可编程逻辑器件(PLD)1444.1.2可编程只读存储器(PROM)1464.1.3现场可编程逻辑阵列(FPLA)1484.1.4可编程阵列逻辑(PAL)1494.1.5通用阵列逻辑(GAL)1524.2可编程器件设计1604.2.1可编程器件开发工具演变1604.2.2可编程器件设计过程与举例1604.3两种常用的HDPLD可编程逻辑器件164 4.3.1按集成度分类的可编程逻辑器件164 4.3.2CPLD可编程器件1654.3.3FPGA可编程器件169习题173第5章VHDL基础1755.1VHDL简介1755.2VHDL程序结构1765.2.1实体1765.2.2结构体1805.2.3程序包1835.2.4库1845.2.5配置1865.2.6VHDL子程序1875.3VHDL中结构体的描述方式190 5.3.1结构体的行为描述方式190 5.3.2结构体的数据流描述方式192 5.3.3结构体的结构描述方式192 5.4VHDL要素1955.4.1VHDL文字规则1955.4.2VHDL中的数据对象1965.4.3VHDL中的数据类型1975.4.4VHDL的运算操作符2015.4.5VHDL的预定义属性2035.5VHDL的顺序描述语句2055.5.1wait等待语句2055.5.2赋值语句2065.5.3转向控制语句2075.5.4空语句2125.6VHDL的并行描述语句2125.6.1并行信号赋值语句2125.6.2块语句2175.6.3进程语句2175.6.4生成语句2195.6.5元件例化语句2215.6.6时间延迟语句222习题223第6章数字系统功能模块设计2556.1数字系统功能模块2256.1.1功能模块概念2256.1.2功能模块外特性及设计过程2266.2基于组合逻辑模型下的VHDL设计226 6.2.1基本逻辑门电路设计2266.2.2比较器设计2296.2.3代码转换器设计2316.2.4多路选择器与多路分配器设计2326.2.5运算类功能部件设计2336.2.6译码器设计2376.2.7总线隔离器设计2386.3基于时序逻辑模型下的VHDL设计2406.3.1寄存器设计2406.3.2计数器设计2426.3.3并/串转换器设计2456.3.4串/并转换器设计2466.3.5七段数字显示器(LED)原理分析与设计247 6.4复杂数字系统设计举例2506.4.1高速传输通道设计2506.4.2多处理机共享数据保护锁设计257习题265第7章系统集成2667.1系统集成基础知识2667.1.1系统集成概念2667.1.2系统层次结构模式2687.1.3系统集成步骤2697.2系统集成规范2717.2.1基于总线方式的互连结构2717.2.2路由协议2767.2.3系统安全规范与防御2817.2.4时间同步2837.3数字系统的非功能设计2867.3.1数字系统中信号传输竞争与险象2867.3.2故障注入2887.3.3数字系统测试2907.3.4低能耗系统与多时钟技术292习题295数字逻辑第四版（欧阳星明著）：内容提要点击此处下载数字逻辑第四版（欧阳星明著）课后答案数字逻辑第四版（欧阳星明著）：目录本书从理论基础和实践出发，对数字系统的基础结构和现代设计方法与设计手段进行了深入浅出的论述，并选取作者在实际工程应用中的一些相关实例，来举例解释数字系统的设计方案。
逻辑电路习题解答
第八章习题参照答案8-1对应图8-47所示的各种情况，分别画出 F 的波形。
a）b）c）d)图8-47题 8-1图解各输出 F 的波形如题8=1 解图所示。
（ a）（b）（ c）（d）题 8=1 解图8-2 若是“与”门的两个输入端中， A 为信号输入端， B 为控制端。
设 A 的信号波形如图 8-48 所示，当控制端 B=1 和 B=0 两种状态时，试画出输出波形。
若是是“与非”门、“或”门、“或非”门则又如何？分别画出输出波形，最后总结上述四种门电路的控制作用。
图 8-48题8-2图解各种门电路的输出波形如图5－ 4 所示。
与门与非门或门或非门图 5－4 习题 5－ 2 的解图它们的控制作用分别为：（1）与门：控制端 B 为高电平时，输出为 A 信号；控制端 B 为低电平时，输出为低电平。
（ 2）与非门：控制端 B 为高电平时，输出为 A 信号；控制端 B 为低电平时，输出为高电平。
（ 3）或门：控制端 B 为高电平时，输出为高电平；控制端 B 为低电平时，输出为 A 信号。
（ 4）或非门：控制端 B 为高电平时，输出为低电平；控制端 B 为低电平时，输出为A信号。
8-3 对应图 8-49 所示的电路及输入信号波形，分别画出 F 、 F 、 F 、 F 的波形。
1234a)b)c)d)e)图 8-49题8-3图解各电路的输出波形题8-3 解图所示。
（ a）（ b）（ c）（ d）题 8-3 解图8-4化简以下逻辑函数（方法不限）1） F AB A C C D D2） F A(C D CD) B CD A CD ACD3） F( A B)D(A B BD) C A CBD D 4） F AB CD A CDE BDE AC D EF A B A C C D D解 1）A B A C C D（屡次利用吸取率）A B A C DB AC DF A (CD CD) B CD A CD A CDA CD A CD BCD ACD A CD2）（合并同类项）CD CD BCDCD CDF A (CD CD) B CD A CD A CD或CD CD BCD A CD CDCDF(A B )D(A B BD) C A CBD D3）A B D A B C BD C A CBD DAB D A B C BD C A CBD再利用卡诺图，如题8-4 解图（ a）所示。
数字逻辑题目及其答案和解析(1)一共60道题
第一部分：1.在二进制系统中，下列哪种运算符表示逻辑与操作？A) amp;B) |C) ^D) ~解析：正确答案是 A。
在二进制系统中，amp; 表示逻辑与操作，它仅在两个位都为1时返回1。
2.在数字逻辑中，Karnaugh 地图通常用于简化哪种类型的逻辑表达式？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是B。
Karnaugh 地图通常用于简化或门的逻辑表达式，以减少门电路的复杂性。
3.一个全加器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 C。
一个全加器有三个输入：两个加数位和一个进位位。
4.下列哪种逻辑门可以实现 NOT 操作？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 D。
与非门可以实现 NOT 操作，当且仅当输入为0时输出为1，输入为1时输出为0。
5.在数字逻辑中，Mux 是指什么？A) 多路复用器B) 解码器C) 编码器D) 多路分配器解析：正确答案是 A。
Mux 是指多路复用器，它可以选择输入中的一个，并将其发送到输出。
6.在二进制加法中，下列哪个条件表示进位？A) 0 + 0B) 0 + 1C) 1 + 0D) 1 + 1解析：正确答案是 D。
在二进制加法中，当两个位都为1时，会产生进位。
7.在数字逻辑中，一个 JK 触发器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 B。
一个 JK 触发器有两个输入：J 和 K。
8.下列哪种逻辑门具有两个输入，且输出为两个输入的逻辑与？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 A。
与门具有两个输入，只有当两个输入都为1时，输出才为1。
9.在数字逻辑中，下列哪种元件可用于存储单个位？A) 寄存器B) 计数器C) 锁存器D) 可编程逻辑门阵列解析：正确答案是 C。
锁存器可用于存储单个位，它可以保持输入信号的状态。
10.一个带有三个输入的逻辑门，每个输入可以是0或1，一共有多少种可能的输入组合？A) 3B) 6C) 8D) 12解析：正确答案是 C。
数字逻辑电路王秀敏第8章7.10
数字逻辑电路王秀敏第8章7.10第⼋章检测题⼀、可以⽤来暂时存放数据的器件叫寄存器。
⼆、移位寄存器除寄存数据功能外，还有移位功能。
三、某寄存器由D触发器构成，有4位代码要存储，此寄存器必须由 4 个触发器构成。
四、⼀个四位⼆进制加法计数器，由0000状态开始，问经过18个输⼊脉冲后，此计数器的状态为 0010 。
五、n级环形计数器的计数长度是n，n级扭环形计数器的计数长度是2n。
六、集成计数器的模值是固定的，但可以⽤清零法和置数法来改变它们的模值。
七、通过级联⽅式，把两⽚4位⼆进制计数器74161连接成为8位⼆进制计数器后，其最⼤模值是 256 ；将3⽚4位⼗进制计数器74160连接成12位⼗进制计数器后，其最⼤模值是4096 。
⼋、设计模值为38的计数器⾄少需要 6 个触发器。
习题[题8.1] 试画出⽤2⽚74LS194A 组成8位双向移位寄存器的逻辑图。
74LS194A 的功能表见表8.1.4。
解：电路逻辑图如图A8.1所⽰图A8.1[题8.2] 图P8.2所⽰电路是⽤8选1数据选择器74LS151和移位寄存器CC40194组成的序列信号发⽣器。
试分析在C P 脉冲作⽤下电路的输出序列信号（Y ）。
图P8.2解：74LS194A 组成3位扭环形计数器210Q Q Q :000→001 →011 →111 →110 →100 →000,因此74LS151输出013764Y D D D D D D …=111100…。
[题8.3] 分析图P8.3的计数器电路，画出电路的状态转换图，说明这是多少进制计数器。
⼗六进制计数器74161的功能表如表8.2.2所⽰。
图P8.3解：采⽤同步预置数法，31LD Q Q =。
计数器起始状态为0011，结束状态为1010，所以该计数器为⼋进制加法计数器。
状态转换图略。
[题8.4] 分析图P8.4的计数器电路，说明这是多少进制的计数器，并画出电路的状态转换图。
⼗进制计数器74160的功能表如表8.2.6所⽰。
数字逻辑设计8章作业答案
第八章作业答案：8.13 图X8—13所示的电路的计数顺序是什么?解：进位输出RCO与LD连接，当进位输出信号有效时进行置数。
计数顺序UP/DN与Q3连接，Q3为低时降序计数，Q3为高时升序计数，置数端A，B，C，D分别与QA，QB，QC，QD’连接。
当降序计数时，RCO在0000状态有效；升序计数时RCO在1111状态有效。
设初始状态为0000，此时为降序计数，RCO有效，置数端数据为1000；下一状态为1000，Q3=1，升序计数，RCO无效，继续升序计数。
状态转换：0000→1000→1001→………→.1111，此时RCO有效，置数端数据为0111，下一状态变为0111，Q3=0降序计数，因为RCO无效，继续降序计数。
状态转换为0111→0110→………. →0000 完成一次循环。
总的计数顺序为：0，8，9，10，11，12，13，14，15，7，6，5，4，3，2，1，0,…8.14 一个计数器74X163，输入信号ENP、ENT、D端总是为高电平，输入端A、B和C 总是为低电平，输入信号LD_L＝(QA·QC)’，而输入信号CLR_L＝(QB·QD)’。
输入信号CLK 与一个自由运行的时钟信号相连。
画出这个电路的逻辑图：假设计数器的起始状态为0000，写出接下来15个时钟触发沿QD QC OB QA的输出序列。
解：置数端DCBA=1000，LD_L=(QA⋅QC)’ ，即当计数至0101时，置数1000；CLR_L=(QB⋅QD)’，即当计数至1010时，将做清零操作。
QDQCQBQA的变化情况：0000→0001→0010→0011→0100→0101→1000→1001→1010→0000→0001→0010→00 11→0100→0101→1000→…8.27只用4个D触发器．不用其他部件，设计一个4位行波降序计数器。
8.35 采用4位二进制计数器74x163设计一个模11计数器电路，要求计数序列为4，5，…，12，13，14，4，…解：8.55 只用2个SSI／MSI组件设计—个8位自校正环形计数器，计数器的状态为11111110，11111101， (01111111)解：8.57 设计2个不同的2位4状态计数器，每个设计中只能用1个74x74组件（即2个边沿触发式D触发器），不能用其他的门电路。
数字电子技术课后习题答案
ABACBC
BC
A
00 01 11 10
00
1
0
1
11
0
1
0
Y ABC
❖ 3.13某医院有一、二、三、四号病室4间，每室设有 呼叫按钮，同时在护士值班室内对应的装有一号、 二号、三号、四号4个指示灯。
❖ 现要求当一号病室的按钮按下时，无论其它病室的 按钮是否按下，只有一号灯亮。当一号病室的按钮 没有按下而二号病室的按钮按下时，无论三、四号 病室的按钮是否按下，只有二号灯亮。当一、二号 病室的按钮都未按下而三号病室的按钮按下时，无 论四号病室的按钮是否按下，只有三号灯亮。只有 在一、二、三号病室的按钮均未按下四号病室的按 钮时，四号灯才亮。试用优先编码器74148和门电路 设计满足上述控制要求的逻辑电路，给出控制四个 指示灯状态的高、低电平信号。
HP RI/BIN
I0
0/ Z1 0 10 ≥1
I1
1/ Z1 1 11
I2
2/ Z1 2 12 18
YS
I3
3/ Z1 3 13
I4
4/ Z1 4 14
YEX
I5
5/ Z1 5 15
I6
6/ Z1 6 16
I7
7/ Z1 7 17
Y0
V18
Y1
ST
E N
Y2
(b)
74148
(a)引脚图;(b)逻辑符号
A
00 01 11 10
00
0
0
1
11
1
0
1
Y AB BC AC
由于存在AC 项，不存在相切的圈，故无冒险。
❖ 4.1在用或非门组成的基本RS触发器中，已知 输入SD 、RD的波形图如下，试画出输出Q, Q
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
习题
8.1 解释下列名词：
分辨率、转换精度、转换时间、量化、量化单位。
略（见书）
8.2 数字量和模拟量有何区别?D/A 转换和A/D 转换在数字系统中有何主要作用? 略（见书）
8.3 一个D/A 转换器应包含哪几部分，它们的功能是什么? 略（见书）
8.4 一个8位D/A 转换器的分辨率为多少？ 解：n 位D/A 转换器的分辨率为
121
n
-，因此8位D/A 转换器的分辨率为
8
14%21
=-。
8.5 图8.4所示电路为4位T 形电阻D/A 转换器。
1)试分析其工作原理，求出V O 的表达式； 2)如果已知n=8位的D/A 转换器中，V REF =-10V ，R f =3R ，输入D=11010100时，输出电压值；3)如果R f =2R ，对应(2)中的输出电压V O 又是多少？
解：1）S 3、S 2、S 1、S 0为模拟开关，分别受输入代码d 3、d 2、d 1、d 0的状态控制，也就是说输入代码的高低电平状态可控制流入集成运放A 反相输入端的电流，也就控制了输出电压的大小。
从而使得输出电压与输入的数字代码成比例关系。
输出电压表达式为：
3210
R E F O 32104
3
2
1
R E F R E F 321044
(2222)323(2222)2
2
V V d d d d R R V V d d d d D
=-
⨯+⨯+⨯+⨯⋅⋅=-
⨯+⨯+⨯+⨯=-
2）如果已知n =8位的D/A 转换器中，V REF =-10V ，R f =3R ，输入D =11010100时，同
理可推出n =8位的D/A 转换器的输出电压R E F O 8
2
V V D =-
，即O 8.3V V ≈。
3）如果R f =2R ，对应（2）中的输出电压为R E F R E F O 8
8
222332
V V V D R D R
=-
⋅=-
⋅⋅。
8.6 一个8位D/A 转换器，求：1)最小输出电压增量V LSB =0.02V ，当输入代码为01001101时，输出电压V O 为多少？2)若其分辨率用百分数表示，则为多少？3)若某一系统中要求的精度为0.25%，能不能用该D/A 转换器。
解：1)最小输出电压增量为0.02Ｖ，当输入二进制码01001101时输出电压
O LSB 0.0277V 1.54V V V D =⋅=⨯=；2)分辨率用百分数表示为0.39%；3)不能。
8.7 A/D 转换包括哪几个工作步骤，它们完成的功能是什么? 略（见书）
8.8 A/D 转换器的实现方案有哪几种，它们各有何优缺点? 略（见书）
8.9 逐次渐近型A/D 转换器中的8位D/A 转换器的V Omax =10.2V ，若输入V I =4.4V ，则转换后的数字输出D 为多少？
解：8
I O M A X
21255 4.411010.2
D v v -=
=
⨯=
8.10 一个原理同图8.7所示的10位逐次渐近型A/D 转换器，若时钟频率为100kHz ，试计算完成一次转换所需的时间。
解：10位逐次渐近型A/D 转换完成一次转换所需的时钟周期数为10+1+1=12。
若时钟频率为100kHz ，则完成一次转换所需的时间为0.12ms 。
8.11 在双积分型A/D 转换器中，若I R ||||v v >，试问转换过程中将产生什么现象？ 解：双积分型A/D 转换器中，若I R ||||v v >，则根据第二阶段积分计数器的值2I
R
2
n
N V V =
可知，N 2将达到计数器的最大值，对大于R ||v 的输入来说，其输出都为计数器的最大值，因此转换结果失效。
8.12 已知双积分型A/D 转换器中，计数器由8位二进制组成，时钟脉冲频率f c =10kHz ，求完成一次转换最长需要多少时间？
解：双积分型A/D 转换器中第二阶段积分使得计数器达到最大值时需要的转换时间最
长。
并且，对于n 位转换器来说，第一阶段积分时间为1C 2n
T T =；第二阶段积分时间为
C 2I R
2n
T T V V =
，计数器达到最大值对应2C (21)n
T T =-。
完成一次转换最长时间为
12C C 2(21)n n
T T T T T =+=+-，对于时钟脉冲频率f c =10kHz 的8位A/D 转换器来说
81
C (2
1)51.1s T T m +=-=
8.13 某8位ADC 输入电压范围为0～＋10Ｖ，当输入电压为4.48Ｖ和7.81Ｖ时，其输出二进制数各是多少？该ADC 能分辨的最小电压变化量为多少m Ｖ？
解：因为N V u N REF
i ⋅=
2n
REF
i V u 2⋅=
n
REF
i V u 2⋅=
所以，当输入电压为4.48V 时，
1157.114256448.0210
48.48
2≈≈⨯=⨯=
N （采用四舍五入法）
转换成二进制数为01110011。
当输入电压为7.81V 时，
2009.199256781.0210
81.78
2≈≈⨯=⨯=
N （采用四舍五入法）
转换成二进制数为11001000。
8.14 在双积分型ADC 中，若计数器为8位二进制计数器，CP 脉冲的频率f c =10KHz ，-V REF =-10V 。
试计算：1）第一次积分的时间；2）V I =3.75Ｖ时，转换完成后，计数器的状态；3）计算V I =2.5Ｖ时，转换完成后，计数器的状态。
解：1）第一次积分时间C NT T =1（式中，C T 为时钟脉冲的周期，Ｎ为计数器的最大容量）。
所以，mS f NT T C C 6.2510
12561281=⨯
=⋅
==。
2）因为2i REF
V N N V =
⋅2n
i REF
V V =⋅2n
i REF
V V =
⋅，所以当V I =3.75Ｖ时，转换完成
后，计数器的状态为：8
2 3.7520.3752569610
N =
⨯=⨯=
转换成二进制数为01100000。
3）当i u =3.75Ｖ时，转换完成后，计数器的状态为：
8
2 2.5220.252566410
n
i REF
V N V =
⋅=
⨯=⨯=
转换成二进制数为01000000。