十二进制同步计数器的设计知识讲解
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Vcc 14 13 12 11 10 9 8
74LS00
1 2 3 4 5 6 7地
0 1
Vcc 14 13 12 11 10 9 8
74LS08
1 2 3 4 5 6 7地
2 3
Vcc 14 13 12 11 10 9 8
74LS00
1 2 3 4 5 6 7地
0 1
Vcc 14 13 12 11 10 9 8
1．确定电路所需的触发器数目。 2．列出计数器的状态转换图。 3．根据状态转换图画出状态转换表。 4．根据状态转换表，写出J-K触发器的状态方程和驱动方程。 5．检查自启动性。 6 ．画出逻辑图。
Q3Q2Q1Q0
0000 0001 0010 0011
1011
0100
1010
0101
1001 1000 0111 0110
74LS08
1 2 3 4 5 6 7地
2 3
Vcc 14 13 12 11 10 9 8
74LS00
1 2 3 4 5 6 7地
0 1
Vcc 14 13 12 11 10 9 8
74LS08
1 2 3 4 5 6 7地
2 3
Vcc 14 13 12 11 10 9 8
74LS00
1 2 3 4 5 6 7地
同步计数器的设计
《数字电路与逻辑设计》 4/28
设计过程
1．确定电路所需的触发器数目。 2．列出计数器的状态转换图。 3．根据状态转换图画出状态转换表。 4．根据状态转换表，写出J-K触发器的状态方程和驱动方程。 5．检查自启动性。 6 ．画出逻辑图。
4
同步计数器的设计
《数字电路与逻辑设计》 5/28
2 3
Vcc 14 13 12 11 10 9 8
74LS00
1 2 3 4 5 6 7地
10
0 1
Vcc 14 13 12 11 10 9 8
74LS08
1 2 3 4 5 6 7地
电源/地
+5V
10
2 3
Vcc 14 13 12 11 10 9 8
74LS00
1 2 3 4 5 6 7地
0
1
地
Vcc 14 13 12 11 10 9 8
74LS08
1 2 3 4 5 6 7地
接开关，设置为1
“1”
“1”
功能脚设置
2
0
3
1
Vcc 14 13 12 11 10 9 8
74LS00
1 2 3 4 5 6 7地
同步计数器的设计
Vcc 14 13 12 11 10 9 8
74LS08
1 2 3 4 5 6 7地
0 1
Vcc 14 13 12 11 10 9 8
74LS08
1 2 3 4 5 6 7地
2 3
Vcc 14 13 12 11 10 9 8
74LS00
1 2 3 4 5 6 7地
0 1
Vcc Leabharlann Baidu4 13 12 11 10 9 8
74LS08
1 2 3 4 5 6 7地
2 3
Vcc 14 13 12 11 10 9 8
74LS08
Vcc 14 13 12 11 10 9 8
同步计数器的设计
1 2 3 4 5 6 7地
《数字电路与逻辑设计》 3/28
时序电路设计步骤
1．确定电路所需的触发器数目。 2．列出计数器的状态转换图。 3．根据状态转换图画出状态转换表。 4．根据状态转换表，写出J-K触发器的状态方程和
驱动方程。 5．检查自启动性。 6 ．画出逻辑图。
74LS00
1 2 3 4 5 6 7地
0 1
Vcc 14 13 12 11 10 9 8
74LS08
1 2 3 4 5 6 7地
2 3
Vcc 14 13 12 11 10 9 8
74LS00
1 2 3 4 5 6 7地
0 1
Vcc 14 13 12 11 10 9 8
74LS08
1 2 3 4 5 6 7地
同步计数器的设计
《数字电路与逻辑设计》 8/28
同步计数器的设计
《数字电路与逻辑设计》 9/28
1．确定电路所需的触发器数目。 2．列出计数器的状态转换图。 3．根据状态转换图画出状态转换表。 4．根据状态转换表，写出J-K触发器的状态方程和驱动方程。 5．检查自启动性。 6 ．画出逻辑图。
➢ 分别检查1100、1101、1110、1111能否 进入有效循环里面
同步计数器的设计
《数字电路与逻辑设计》 10/28
1．确定电路所需的触发器数目。 2．列出计数器的状态转换图。 3．根据状态转换图画出状态转换表。 4．根据状态转换表，写出J-K触发器的状态方程和驱动方程。 5．检查自启动性。 6 ．画出逻辑图。
同步计数器的设计
《数字电路与逻辑设计》 11/28
2 3
《数字电路与逻辑设计》 21/28
3．动态检查：触发器CP端接连续脉冲，用示波器观察输 出的波形。
所用器件：109 X 2、00 X 1、08 X 1
同步计数器的设计
《数字电路与逻辑设计》 2/28
所用器件
109 X 2、00 X 1、08 X 1
74LS00
Vcc 14 13 12 11 10 9 8
1 2 3 4 5 6 7地
0011 0 1 0 0
0100 0 1 0 1
0101 0 1 1 0
0110 0 1 1 1
0111 1 0 0 0
1000 1 0 0 1
1001 1 0 1 0
1010 1 0 1 1
1011 0 0 0 0
同步计数器的设计
《数字电路与逻辑设计》 7/28
1．确定电路所需的触发器数目。 2．列出计数器的状态转换图。 3．根据状态转换图画出状态转换表。 4．根据状态转换表，写出J-K触发器的状态方程和驱动方程。 5．检查自启动性。 6 ．画出逻辑图。
十二进制同步计数器的设计
实验内容
1．用JK触发器和门电路设计一个特殊12进制计数 器，要求使用权的排列为8421的非BCD码，即允许 使用1010及以后各码，其十进制数的状态转移图为：
00 01 02 03 04 05
11 10 09 08 07 06
2．静态检查：用逻辑开关模拟输入的非BCD码，并把输出 接“0～1”显示器检查，触发器CP端接单脉冲，看电路工 作是否正常。
同步计数器的设计
《数字电路与逻辑设计》 6/28
1．确定电路所需的触发器数目。
2．列出计数器的状态转换图。
3．根据状态转换图画出状态转换表。
4．根据状态转换表，写出J-K触发器的状态方程和驱动方程。
5．检查自启动性。
6 ．画出逻辑图。
0000 0 0 0 1
0001 0 0 1 0
0010 0 0 1 1
74LS00
1 2 3 4 5 6 7地
0 1
Vcc 14 13 12 11 10 9 8
74LS08
1 2 3 4 5 6 7地
2 3
Vcc 14 13 12 11 10 9 8
74LS00
1 2 3 4 5 6 7地
0 1
Vcc 14 13 12 11 10 9 8
1．确定电路所需的触发器数目。 2．列出计数器的状态转换图。 3．根据状态转换图画出状态转换表。 4．根据状态转换表，写出J-K触发器的状态方程和驱动方程。 5．检查自启动性。 6 ．画出逻辑图。
Q3Q2Q1Q0
0000 0001 0010 0011
1011
0100
1010
0101
1001 1000 0111 0110
74LS08
1 2 3 4 5 6 7地
2 3
Vcc 14 13 12 11 10 9 8
74LS00
1 2 3 4 5 6 7地
0 1
Vcc 14 13 12 11 10 9 8
74LS08
1 2 3 4 5 6 7地
2 3
Vcc 14 13 12 11 10 9 8
74LS00
1 2 3 4 5 6 7地
同步计数器的设计
《数字电路与逻辑设计》 4/28
设计过程
1．确定电路所需的触发器数目。 2．列出计数器的状态转换图。 3．根据状态转换图画出状态转换表。 4．根据状态转换表，写出J-K触发器的状态方程和驱动方程。 5．检查自启动性。 6 ．画出逻辑图。
4
同步计数器的设计
《数字电路与逻辑设计》 5/28
2 3
Vcc 14 13 12 11 10 9 8
74LS00
1 2 3 4 5 6 7地
10
0 1
Vcc 14 13 12 11 10 9 8
74LS08
1 2 3 4 5 6 7地
电源/地
+5V
10
2 3
Vcc 14 13 12 11 10 9 8
74LS00
1 2 3 4 5 6 7地
0
1
地
Vcc 14 13 12 11 10 9 8
74LS08
1 2 3 4 5 6 7地
接开关，设置为1
“1”
“1”
功能脚设置
2
0
3
1
Vcc 14 13 12 11 10 9 8
74LS00
1 2 3 4 5 6 7地
同步计数器的设计
Vcc 14 13 12 11 10 9 8
74LS08
1 2 3 4 5 6 7地
0 1
Vcc 14 13 12 11 10 9 8
74LS08
1 2 3 4 5 6 7地
2 3
Vcc 14 13 12 11 10 9 8
74LS00
1 2 3 4 5 6 7地
0 1
Vcc Leabharlann Baidu4 13 12 11 10 9 8
74LS08
1 2 3 4 5 6 7地
2 3
Vcc 14 13 12 11 10 9 8
74LS08
Vcc 14 13 12 11 10 9 8
同步计数器的设计
1 2 3 4 5 6 7地
《数字电路与逻辑设计》 3/28
时序电路设计步骤
1．确定电路所需的触发器数目。 2．列出计数器的状态转换图。 3．根据状态转换图画出状态转换表。 4．根据状态转换表，写出J-K触发器的状态方程和
驱动方程。 5．检查自启动性。 6 ．画出逻辑图。
74LS00
1 2 3 4 5 6 7地
0 1
Vcc 14 13 12 11 10 9 8
74LS08
1 2 3 4 5 6 7地
2 3
Vcc 14 13 12 11 10 9 8
74LS00
1 2 3 4 5 6 7地
0 1
Vcc 14 13 12 11 10 9 8
74LS08
1 2 3 4 5 6 7地
同步计数器的设计
《数字电路与逻辑设计》 8/28
同步计数器的设计
《数字电路与逻辑设计》 9/28
1．确定电路所需的触发器数目。 2．列出计数器的状态转换图。 3．根据状态转换图画出状态转换表。 4．根据状态转换表，写出J-K触发器的状态方程和驱动方程。 5．检查自启动性。 6 ．画出逻辑图。
➢ 分别检查1100、1101、1110、1111能否 进入有效循环里面
同步计数器的设计
《数字电路与逻辑设计》 10/28
1．确定电路所需的触发器数目。 2．列出计数器的状态转换图。 3．根据状态转换图画出状态转换表。 4．根据状态转换表，写出J-K触发器的状态方程和驱动方程。 5．检查自启动性。 6 ．画出逻辑图。
同步计数器的设计
《数字电路与逻辑设计》 11/28
2 3
《数字电路与逻辑设计》 21/28
3．动态检查：触发器CP端接连续脉冲，用示波器观察输 出的波形。
所用器件：109 X 2、00 X 1、08 X 1
同步计数器的设计
《数字电路与逻辑设计》 2/28
所用器件
109 X 2、00 X 1、08 X 1
74LS00
Vcc 14 13 12 11 10 9 8
1 2 3 4 5 6 7地
0011 0 1 0 0
0100 0 1 0 1
0101 0 1 1 0
0110 0 1 1 1
0111 1 0 0 0
1000 1 0 0 1
1001 1 0 1 0
1010 1 0 1 1
1011 0 0 0 0
同步计数器的设计
《数字电路与逻辑设计》 7/28
1．确定电路所需的触发器数目。 2．列出计数器的状态转换图。 3．根据状态转换图画出状态转换表。 4．根据状态转换表，写出J-K触发器的状态方程和驱动方程。 5．检查自启动性。 6 ．画出逻辑图。
十二进制同步计数器的设计
实验内容
1．用JK触发器和门电路设计一个特殊12进制计数 器，要求使用权的排列为8421的非BCD码，即允许 使用1010及以后各码，其十进制数的状态转移图为：
00 01 02 03 04 05
11 10 09 08 07 06
2．静态检查：用逻辑开关模拟输入的非BCD码，并把输出 接“0～1”显示器检查，触发器CP端接单脉冲，看电路工 作是否正常。
同步计数器的设计
《数字电路与逻辑设计》 6/28
1．确定电路所需的触发器数目。
2．列出计数器的状态转换图。
3．根据状态转换图画出状态转换表。
4．根据状态转换表，写出J-K触发器的状态方程和驱动方程。
5．检查自启动性。
6 ．画出逻辑图。
0000 0 0 0 1
0001 0 0 1 0
0010 0 0 1 1