Allegro使用

Allegro中设置一下path
具体过程15.7版本：setup-user preference-design——paths里面设置padpath和psmpath
37约束规则设置界面及选项之间关系
38
Setup constraint：设置差分线，总线及ECset
点选Electrical-net-Routing-wring，点击菜单栏中的object-create-bus/different pairs/Ecset，命名后，右键选择membership

capture
tools-Export FPGA生成引脚分配的TCL文件
tools-annotate，在弹出的对话框中，action选中Add intersheet references可以进行多页原理图设计的页标记
allegro
1，浏览前面设计过程中定义的规则
Edit-Properties命令，在控制面板的Find页面仅选择Nets，Find by name选择Property和Name，单击more按钮，弹出find by name or property对话框，在Available Object列表中选择属性，使其出现在selected objects列表中，单击apply按钮，即看到show property窗口列出网路的相关属性
2，检查延时约束
setup-electrical constraint spreadsheet，打开allegro constraint manager窗口
选中网络，右键analyze
3，检查时序约束
打开时序约束管理器，Analyze-settings设置相应选项，fillter设置选择项，在网表里右键选择select and show element
4，设置不同叠层放置
setup-subclass在弹出的对话框中进行设置
5，显示等
report
view
6，统计管脚数
tool-quick report:summary drawing report
导出DXF文件
file-export-DXF，在弹出的DXF out对话框中，DXF output file里定义输出文件名，DXF format选择版本，设置输出单位，关键在Layer conversion file，一定要点击后面的带点的按钮(如果命名输出文件为**，则该处文件名为**_1)，然后点击下面的Edit按钮，在弹出的对话框中选择需要导出的层(偷懒可以选择select all)，然后选择下面的map selected items，可以自己定义pcb与DXF文件对应层，也可以勾选use layer names generated from class and subclass names，这样就使层对应名相同，点击map进行层对应，然后点ok，设置完毕，关闭对话框，回到DXF out对话框，点击Export按钮，即可生成dxf文件
命令下的各种检查
问题解决
1，出现artwork output type(GEBER6x00)does not match the format used in dynamic shapes parameters(GERBER_RS274X). Use Global shape parameter dialog,tab void controls to change format type.
解决办法：shape-global dynamic paras...修改与manufacturer-artwork里一致的参数
allegro修改封装中的焊盘定义
画封装如何重命名引脚:Edit-Text，选中文字后在cmd命令行中进行修改。
修改板外边圆弧
Manufacturer-Cut Marks在弹出的对话框中进行参数设置，其中Line options的offset指距离选择线的差距，如果修改外边框设置成0，可选择Arcs as corners或Always complete arcs(两者差别现在不清楚)，设置ok后即生成了标记。Manufacturer-Dimension/Draft-Fillet，选择两个边后，右键done完成。
对齐器件