第六章 时序电路介绍
合集下载
第6章 时序逻辑电路
J 和 K 接为互反，相当于一个D触发器。时钟相连 是同步时序电路。
电路功能： 有下降沿到来时，所有Q端更新状态。
2、移位寄存器 在计算机系统中，经常要对数据进行串并转换，移 位寄存器可以方便地实现这种转换。
左移移位寄存器
•具有左右移位功能的双向移位寄存器
理解了前面的左移移位寄存器，对右移移位寄存器 也就理解了，因位左右本身就是相对的。实际上，左右 移位的区别在于：N触发器的D端是与 Q N+1相连，还是 与Q N-1相连。
第六章 时序逻辑电路
如前所述，时序逻辑电路的特点是 —— 任一时刻 的输出不仅与当前的输入有关，还与以前的状态有关。
时序电路以触发器作为基本单元，使用门电路加以 配合，完成特定的时序功能。所以说，时序电路是由组 合电路和触发器构成的。
与学习组合逻辑电路相类似，我们仍从分析现成电 路入手，然后进行时序逻辑电路的简单设计。
状态化简 、分配
用编码表示 给各个状态
选择触发器 的形式
确定各触发器 输入的连接及 输出电路
NO 是否最佳 ？
YES
设计完成
下面举例说明如何实现一个时序逻辑的设计：
书例7-9 一个串行输入序列的检测电路，要求当序
列连续出现 4 个“1”时，输出为 1，作为提示。其他情 况输出为 0。
如果不考虑优化、最佳，以我们现有的知识可以很
第二步： 状态简化
前面我们根据前三位可能的所有组合，设定了 8 个
状态A ~ H，其实仔细分析一下，根本用不了这么多状态。
我们可以从Z=1的可能性大小的角度，将状态简化为
4 个状态：
a
b
c
d
A 000
B 100
D 110
6.1时序电路的基本概念(2012)
01 / 1
S4
S7
10 / 1
s1 s2 s3 s4 s5 s6 s7
S1 / 0
S5 / 1
/
S2 / 1
S2 / 1
S3 / 1 S3 / 1
S1 / 0
S4 / 1 S4 / 1
/ / /
S6 / 1 S6 / 1
S1 / 0
S5 / 1
/
/
S7 / 1 S7 / 1
第六章 时序电路的分析与设计
6.1 时序逻辑电路概述
6.1.1 时序电路的特点 举例：铁路与公路的交叉路口，控制信号与放行栏杆的时序关系。
X1
铁路
西
公路
A B
X2
东
1 放下 AB为两栏杆： Z 0 升起
X1X 2
两传感器发出的信号 取值为1：有火车经过 取值为0：没火车经过
1
X1
公路
A
2、按输出信号的特点分 • Mealy 模型：
Z
Z F ( X ，Q )
X
1
J
Q1
Q
J
Q0
K
K
Q
CP
• Moore 模型：
Z
D
Q1
D
Q2
Z F (Q )
CP
CP1
CP 2
3
• Mealy 模型：
Z
X
状态转移图
1
J
Q1 Q
J
Q0
K
K
Q
X /Z
Q1Q0
CP
Z F ( X ，Q )
状态转移表：
X1X 2
状态
S1 S2 S3 S4
1
数字电子技术基础-第六章_时序逻辑电路(完整版)
T0 1
行修改，在0000 时减“1”后跳变 T1 Q0 Q0(Q3Q2Q1)
为1001，然后按
二进制减法计数
就行了。T2 Q1Q0 Q1Q0 (Q1Q2Q3 )
T3 Q2Q1Q0
50
能自启动
47
•时序图 5
分 频
10 分 频c
0
t
48
器件实例：74 160
CLK RD LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
49
②减法计数器
基本原理：对二进 制减法计数器进
——74LS193
异步置数 异步清零
44
（采用T’触发器，即T=1）
CLKi
CLKU
i 1
Qj
j0
CLKD
i 1
Qj
j0
CLK0 CLKU CLKD
CLK 2 CLKU Q1Q0 CLK DQ1Q0
45
2. 同步十进制计数器 ①加法计数器
基本原理：在四位二进制 计数器基础上修改，当计 到1001时，则下一个CLK 电路状态回到0000。
EP ET 工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括C）
X 1 1 X 0 保持（C=0）
1 1 1 1 计数
39
同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进制数 末位减1，若第i位以下皆为 0时，则第i位应翻转。
Y Q2Q3
数字电子技术第6章 时序逻辑电路
RD—异步置0端（低电平有效） 1 DIR—右移串行输入 1 DIL—左移串行输入 S0、S1—控制端 1 D0D1 D2 D3—并行输入
《数字电子技术》多媒体课件
山东轻工业学院
4、扩展：两片74LS194A扩展一片8位双向移位寄存器
《数字电子技术》多媒体课件
山东轻工业学院
例6.3.1的电路 （P276) 74LS194功能 S1S0=00,保持 S1S0=01,右移 S1S0=10,左移 S1S0=11,并入
（5）状态转换图
《数字电子技术》多媒体课件
山东轻工业学院
小结
1、时序逻辑电路的特点、组成、分类及描述方法； 2、同步时序逻辑电路的分析方法； 课堂讨论： 6.1，6.4
《数字电子技术》多媒体课件
山东轻工业学院
6.3 若干常用的时序逻辑电路
寄存器和移位寄存器 时序 逻辑电路 计数器 顺序脉冲发生器 序列信号发生器
移位寄存器不仅具有存储功能，且还有移位功能。 可实现串、并行数据转换，数值运算以及数据处理。 所谓“移位”，就是将寄存器所存各位数据，在每个移 位脉冲的作用下，向左或向右移动一位。
2、类型： 根据移位方向，分成三种：
左移 寄存器 (a) 右移 寄存器 (b) 双向 移位 寄存器 (c)
《数字电子技术》多媒体课件
学习要求 ：
* *
自学掌握
1. 掌握寄存器和移位寄存器的概念并会使用； 2. 掌握计数器概念，熟练掌握中规模集成计数器74161 和74160的功能，熟练掌握用160及161设计任意进制计 数器的方法。
《数字电子技术》多媒体课件
山东轻工业学院
6.3.1寄存器和移位寄存器
一、寄存器
寄存器是计算机的主要部件之一， 它用来暂时存放数据或指令。
第六章 时序电路
状态有关。 构成时序逻辑电路的基本单元是触发器。
二、时序逻辑电路的分类：
按 动 作 特 点 可 分 为
同步时序逻辑电路
所有触发器状态的变化都是在 同一时钟信号操作下同时发生。
异步时序逻辑电路
触发器状态的变化不是同时发生。
按 输 出 特 点 可 分 为
米利型时序逻辑电路(Mealy)
输出不仅取决于存储电路的状态，而且还 决定于电路当前的输入。
Q2 Q1 Q0
/Y
/0 /0 000→001→011 /1↑ ↓/0
CP Q0 010 Q1 Q2 Y
/0 101 /1 (b) 无效循环
100←110←111 /0 /0 (a) 有效循环
有效循环的6个状态分别是0～5这6个十进制数
字的格雷码，并且在时钟脉冲CP的作用下，这6个
状态是按递增规律变化的，即： 000→001→011→111→110→100→000→… 所以这是一个用格雷码表示的六进制同步加法 计数器。当对第6个脉冲计数时，计数器又重新从 000开始计数，并产生输出Y
Q=0时
LED亮
RD Q0 Q1 D1 Q2 D2 D3 Q3 S1
DIR D0 D1D2D3S0 DIL CLK +5V
74LS194
DIR D0
S0 DIL CLK +5V
清0按键 1秒
S1=0,S0=1
CLK 右移控制
本节小结：
寄存器是用来存放二进制数据或代
码的电路，是一种基本时序电路。任何
画状态转换图
Q3Q2Q1 /Y
000
/1 /1 111
/0
001
/0
010
/0
011 /0
二、时序逻辑电路的分类：
按 动 作 特 点 可 分 为
同步时序逻辑电路
所有触发器状态的变化都是在 同一时钟信号操作下同时发生。
异步时序逻辑电路
触发器状态的变化不是同时发生。
按 输 出 特 点 可 分 为
米利型时序逻辑电路(Mealy)
输出不仅取决于存储电路的状态，而且还 决定于电路当前的输入。
Q2 Q1 Q0
/Y
/0 /0 000→001→011 /1↑ ↓/0
CP Q0 010 Q1 Q2 Y
/0 101 /1 (b) 无效循环
100←110←111 /0 /0 (a) 有效循环
有效循环的6个状态分别是0～5这6个十进制数
字的格雷码，并且在时钟脉冲CP的作用下，这6个
状态是按递增规律变化的，即： 000→001→011→111→110→100→000→… 所以这是一个用格雷码表示的六进制同步加法 计数器。当对第6个脉冲计数时，计数器又重新从 000开始计数，并产生输出Y
Q=0时
LED亮
RD Q0 Q1 D1 Q2 D2 D3 Q3 S1
DIR D0 D1D2D3S0 DIL CLK +5V
74LS194
DIR D0
S0 DIL CLK +5V
清0按键 1秒
S1=0,S0=1
CLK 右移控制
本节小结：
寄存器是用来存放二进制数据或代
码的电路，是一种基本时序电路。任何
画状态转换图
Q3Q2Q1 /Y
000
/1 /1 111
/0
001
/0
010
/0
011 /0
数电第六章时序逻辑电路
• 根据简化的状态转换图，对状态进行编码，画出编码形式 的状态图或状态表
• 选择触发器的类型和个数 • 求电路的输出方程及各触发器的驱动方程 • 画逻辑电路图，并检查电路的自启动能力 EWB
典型时序逻辑集成电路
• 寄存器和移位寄存器 – 寄存器 – 移位寄存器 –集成移位寄存器及其应用 • 计数器 – 计数器的定义和分类 – 常用集成计数器 • 74LVC161 • 74HC/HCT390 • 74HC/HCT4017 – 应用 • 计数器的级联 • 组成任意进制计数器 • 组成分频器 • 组成序列信号发生器和脉冲分配器
– 各触发器的特性方程组：Q n1 J Q n KQ n CP
2. 将驱动方程组代入相应触发器的特性方程,求出各触发器 的次态方程,即时序电路的状态方程组
n n FF0：Q0 1 Q 0 CP n n n FF1：Q1 1 A Q0 Q1 CP
同步时序逻辑电路分析举例(例6.2.2C)
分析时序逻辑电路的一般步骤
• 根据给定的时序电路图写方程式 – 各触发器的时钟信号CP的逻辑表达式(同步、异步之分) – 时序电路的输出方程组 – 各触发器的驱动（激励）方程组 • 将驱动方程组代入相应触发器的特性方程,求出各触发器 的次态方程,即时序电路的状态方程组 • 根据状态方程组和输出方程组,列出该时序电路的状态 表,画状态图或时序图 • 判断、总结该时序电路的逻辑功能
• 电路中存在反馈
驱动方程、激励方程: E F2 ( I , Q )
状态方程 : Q n1 F3 ( E , Q n ) • 电路状态由当前输入信号和前一时刻的状态共同决定
• 分为同步时序电路和异步时序电路两大类
什么是组合逻辑电路?
数字电路第6章(1时序逻辑电路分析方法)
数字电路第6章(1时序逻辑电路分析方法)1、第六章时序规律电路本章主要内容6.1概述6.2时序规律电路的分析方法6.3若干常用的时序规律电路6.4时序规律电路的设计方法6.5时序规律电路中的竞争-冒险现象1.时序规律电路的特点2.时序规律电路的分类3.时序规律电路的功能描述方法§6.1概述一、时序规律电路的特点1、功能：任一时刻的输出不仅取决于该时刻的输入；还与电路原来的状态有关。
例:串行加法器:两个多位数从低位到高位逐位相加一、时序规律电路的特点2.电路结构①包含存储电路和组合电路，且存储电路必不行少；②存储电路的输出状态必需反馈到组合电路输入端，与输入变量共同确定组合规律的输出。
yi:输出信号xi:输2、入信号qi:存储电路的状态zi:存储电路的输入可以用三个方程组来描述：Z=G(X,Q)二、时序电路的分类1.依据存储电路中触发器的动作特点不同时序电路存储电路里全部触发器有一个统一的时钟源;触发器状态改变与时钟脉冲同步.同步：异步：没有统一的时钟脉冲，电路中要更新状态的触发器的翻转有先有后，是异步进行的。
二、时序电路的分类2.依据输出信号的特点不同时序电路输出信号不仅取决于存储电路的状态，而且还取决于输入变量。
Y=F(X,Q)米利(Mealy)型：穆尔(Moore)型：输出状态仅取决于存储电路的状态。
犹如步计数器Y=F(Q)三、时序规律电路的功能描述方法描述方法3、规律方程式状态转换表状态转换图时序图三、时序规律电路的功能描述方法(1)规律方程式：写出时序电路的输出方程、驱动方程和状态方程。
输出方程反映电路输出Y与输入X和状态Q之间关系表达式；驱动方程反映存储电路的输入Z与电路输入X和状态Q之间的关系状态方程反映时序电路次态Qn+1与驱动函数Z和现态Qn之间的关系三、时序规律电路的功能描述方法(2)状态〔转换〕表：反映输出Z、次态Qn+1和输入X、现态Qn间对应取值关系的表格。
(3)状态〔转换〕图：(4)时序图：反映时序规律电路状态转换规律及相应输入、输出取值关系的有向图形。
第六章时序逻辑电路
异步 置0端
CLK异0为步计计数数输器入与端、同Q步0为计输数出器端比，二，进具制有计如数下器 特点： CLK* 1电为计路数简输单入；端、Q3为输出端，五进制计数器 CLK* 1速与Q度0慢相连；、CLK0为输入端、Q3为输出端，十进制计数器
四、任意进制计数器的构成方法 设已知计数器的进制为N,要构成的任意进制计数
圆圈表示电路的各个状态，箭头表示状态表示的方向， 箭头旁注明转换前的输入变量取值和输出值
三、状态机流程图（SM图） 采用类似于编写计算机程序时使用的程序流程图的形
式，表示在一系列时钟脉冲作用下时序电路状态的流程以及 每个状态下的输入和输出。
四、时序图 在输入信号和时钟脉冲序列作用下，电路状态、
输出状态随时间变化的波形图。
电路在某一给定时刻的输出
取决于该时刻电路由的触输发入器保存 还取决于前一时刻电路的状态
时序电路： 组合电路 + 触发器
电路的状态与时间顺序有关
例：串行加法器电路
利用D触发器 把本位相加后 的进位结果保 存下来
时序电路在结构上的特点：
（1）包含组合电路和存储电路两个组成部分
（2）存储输出状态必须反馈到组合电路的输入端，与输入 信号共同决定组合逻辑电路的输出
串行进位方式以低位片的进位输出信号作为高位片的时 钟输入信号;
并行进位方式以低位片的进位输出信号作为高位片的 工作状态控制信号（计数的使能信号），两片的CLK同时接 计数输入信号。
二、异步计数器
B、减法计数器
二、异步计数器
B、减法计数器
根据T触发器的翻转规律即可画出在一系列CLK0脉冲信号 作用下输出的电压波形。
2、异步十进制计数器
J K端悬空相当于接逻辑1电平 将4位二进制计数器在计数过程中跳过从1010到1111这6个状态。
CLK异0为步计计数数输器入与端、同Q步0为计输数出器端比，二，进具制有计如数下器 特点： CLK* 1电为计路数简输单入；端、Q3为输出端，五进制计数器 CLK* 1速与Q度0慢相连；、CLK0为输入端、Q3为输出端，十进制计数器
四、任意进制计数器的构成方法 设已知计数器的进制为N,要构成的任意进制计数
圆圈表示电路的各个状态，箭头表示状态表示的方向， 箭头旁注明转换前的输入变量取值和输出值
三、状态机流程图（SM图） 采用类似于编写计算机程序时使用的程序流程图的形
式，表示在一系列时钟脉冲作用下时序电路状态的流程以及 每个状态下的输入和输出。
四、时序图 在输入信号和时钟脉冲序列作用下，电路状态、
输出状态随时间变化的波形图。
电路在某一给定时刻的输出
取决于该时刻电路由的触输发入器保存 还取决于前一时刻电路的状态
时序电路： 组合电路 + 触发器
电路的状态与时间顺序有关
例：串行加法器电路
利用D触发器 把本位相加后 的进位结果保 存下来
时序电路在结构上的特点：
（1）包含组合电路和存储电路两个组成部分
（2）存储输出状态必须反馈到组合电路的输入端，与输入 信号共同决定组合逻辑电路的输出
串行进位方式以低位片的进位输出信号作为高位片的时 钟输入信号;
并行进位方式以低位片的进位输出信号作为高位片的 工作状态控制信号（计数的使能信号），两片的CLK同时接 计数输入信号。
二、异步计数器
B、减法计数器
二、异步计数器
B、减法计数器
根据T触发器的翻转规律即可画出在一系列CLK0脉冲信号 作用下输出的电压波形。
2、异步十进制计数器
J K端悬空相当于接逻辑1电平 将4位二进制计数器在计数过程中跳过从1010到1111这6个状态。
时序逻辑电路同步时序逻辑电路
S3
S1/0
S0/0
这里所谓的次态交错，是指在某种输入取值下，Si的次态为SJ， 而SJ的次态为Si 。 而所谓次态循环则是指次态之间的关系构成闭环，例如， Si
和 SJ 在某种输入取值下的次态是 Sk和 Sl ，而Sk和Sl在j种取值
下的次态又是Si和SJ，这种情况称为次态循环。 次态对等效是指状态 Si和SJ的次态对Sk和SJ满足等价的两个条 件。例如，状态S1和S2的次态对为S3和S4，它们既不相同，也 没有与状态对 S1,S2 直接构成交错和循环。但是，状态 S3 和 S4
2）根据需要记忆的信息增加新的状态。
应根据问题中要求记忆和区分的信息去考虑设立每一个状态。 一般说来，若在某个状态下出现的输入信号能用已有状态表 示时，才令其转向新的状态。 3）确定各时刻电路的输出：
在描述逻辑问题的原始状态图和原始状态表中，状态数 目不一定能达到最少，这一点无关紧要，因可对它再进 行状态化简。应把清晰、正确地描述设计要求放在第一 位。由于开始不知描述一个给定的逻辑问题需多少状态， 故在原始状态图和状态表中一般用字母或数字表示状态。
第六章 时序逻辑电路的分析和设计
一、时序逻辑电路：
1、数字逻辑电路： 组合逻辑电路（特点）：任何时刻电路产生的稳 定输出信号仅与该时刻电路的输入信号有关。 时序逻辑电路（特点）：任何时刻电路的稳定输 出信号与该时刻和过去的输入信号都有关，必须 含有存储电路。 2、时序逻辑电路： 同步时序逻辑电路：某时刻电路的稳定输出与该 时刻的输入和电路的状态有关。 异步时序逻辑电路：电路中没有统一的时钟脉冲， 电路状态的改变是由外部输入信号的变化直接引 起的。
二、时序逻辑电路的分类：
同步时序电路的速度高于异步时序电路，但电路结构 一般较后者复杂。
数电 第6章时序电路
' 2 ' 3 ' 1 ' 3 ' 0 ' (Q1Q0 )Q2 (Q3' (Q1Q0 )' )Q2
J2
* 1 ' 1 ' 0
K '2
' 1 ' 0
Q Q Q0 Q1Q Q0Q Q Q1
J1
* ' ' ' Q0 Q3' Q0 Q2 Q0 ' 3 ' 2 ' 0 '
' K1
0 0 1 1 0 1 1 0
0 1 0 1 0 1 0 1
0 1 1 0 1 0 0 0
1 0 1 0 1 0 1 0
6.4 同步时序逻辑电路的设计方法
逻辑电路设计:给定设计要求(或者是一段文字描叙,或 者是状态图),求满足要求的时序电路. 设计步骤:
1、进行逻辑抽象,建立电路的状态转换图(状态转换表)。 在状态表中未出现的状态将作为约束项 2、选择触发器,求时钟方程、输出方程和状态方程； 时钟:若采用同步方案,则CP1=CP2=CPn； 如果采用异步方案, 则需根据状态图先画出时序图,然后从翻转要求出发,为各个 触发器选择合适的时钟信号； 输出：输出与现态和输入的逻辑关系； 状态：各触发器的次态输出方程。
这三组方程反映的电路中各个变量 之间的逻辑关系。
3、进行计算:从输出方程和状态方程，不能看出电路 状态的变化情况。还需要转换成状态转换表和状态转 换图。
状态转换表：把任一组输入变量的值和电路的初态值代入状态 方程和输出方程，得到电路的次态和输出值；把得到的次态作 为新的初态，和现在的输入变量值再代入状态方程和输出方程， 得到电路新的次态和输出值。如此继续下去，把每次得到的结 果列成真值表的形式，得到状态转换表。
J2
* 1 ' 1 ' 0
K '2
' 1 ' 0
Q Q Q0 Q1Q Q0Q Q Q1
J1
* ' ' ' Q0 Q3' Q0 Q2 Q0 ' 3 ' 2 ' 0 '
' K1
0 0 1 1 0 1 1 0
0 1 0 1 0 1 0 1
0 1 1 0 1 0 0 0
1 0 1 0 1 0 1 0
6.4 同步时序逻辑电路的设计方法
逻辑电路设计:给定设计要求(或者是一段文字描叙,或 者是状态图),求满足要求的时序电路. 设计步骤:
1、进行逻辑抽象,建立电路的状态转换图(状态转换表)。 在状态表中未出现的状态将作为约束项 2、选择触发器,求时钟方程、输出方程和状态方程； 时钟:若采用同步方案,则CP1=CP2=CPn； 如果采用异步方案, 则需根据状态图先画出时序图,然后从翻转要求出发,为各个 触发器选择合适的时钟信号； 输出：输出与现态和输入的逻辑关系； 状态：各触发器的次态输出方程。
这三组方程反映的电路中各个变量 之间的逻辑关系。
3、进行计算:从输出方程和状态方程，不能看出电路 状态的变化情况。还需要转换成状态转换表和状态转 换图。
状态转换表：把任一组输入变量的值和电路的初态值代入状态 方程和输出方程，得到电路的次态和输出值；把得到的次态作 为新的初态，和现在的输入变量值再代入状态方程和输出方程， 得到电路新的次态和输出值。如此继续下去，把每次得到的结 果列成真值表的形式，得到状态转换表。
数电（ＰＤＦ）
第6 章时序逻辑电路61时序逻辑电路的简介§ 6.1 时序逻辑电路的简介时序逻辑电路结构基本单元:触发器(基本逻辑门+反馈线基本单元: 触发器( 基本逻辑门+ 反馈线)具有记忆功能输入输出取决于以前的状态同步的异步的所有触发器在时钟脉冲的同一个边沿被触发1时序电路分类触发器不在同一时刻触发时序电路的结构:组合逻辑电路+ 触发器（存储单元）X Z组合逻辑电路X: 外部输入Z：外部输出wQ触发器电路W: 控制输入J, K, D, TW:控制输入--J K D TQ:触发器的状态Q: 触发器的状态2XZ各变量之间的关系:组合逻辑电路(,)Z F X Q =)输出方程触发器电路wQ(,W H X Q =1n nG W +=特征方程驱动方程(,)QQ 按照电路中输出变量是否和输入变量直接相关时序电路Mealy -type (米里型)输出Z Q n X3Moore -type (莫尔型)输出Z ~ Q n§6.2 同步时序电路的分析电路分析: 给定电路, 研究电路的原理，描述电路的功能.例1: 分析下图的同步时序电路1)输入控制输入X J 0, K 0, J 1, K 14输出状态ZQ 1 (高位), Q 0 (低位)列出方程n nn表示当前状态不能省略n 表示当前状态，不能省略状态图图例0nQ 1n Q 11n Q +10n Q +XZ 状态表X/ZQ 1Q 00101000 0 00 0 10 1 00110010/00100001 0 01 0 11100 1 1010010/01/01/11/01/00000101 1 01 1 100110/10/010对应一个CLK每条转换线对应着真值表中的行7每条转换线对应着真值表中的一行4) 电路功能0/0X/Z Q 1Q 001110/01/01/11/01/0000/10/010状态图的主循环：摸3的双向加法器X=0, M-3 加法器：Z ＝1，进位；顺时针循环X=1M 3减法器借位8X=1, M-3 减法器：Z ＝1，借位。
时序逻辑电路
代表存储器的输出状态，Q为状态向量
二、按照存储单元状态变化的特点，时序电路可以分成同步时序 电路和异步时序电路两大类。 在同步时序电路中，所有触发器的状态变化都是在同一时钟 信号作用下同时发生的。而在异步时序电路中，各触发器状 态的变化不是同时发生，而是有先有后。异步时序电路根据 电路的输入是脉冲信号还是电平信号，又可分为：脉冲异步 时序电路和电平异步时序电路。
111 0
0 11 0
/0
/0
11 0 1
0 111
/0
/0
1100 /0 1011 /0 1010 /0 1001 /0 1000
第六章 时序逻辑电路— 6.1 概述
Y(tn) = F[X(tn)，Q(tn)] —— 输出方程 Q(tn+1) = G[Z(tn)，Q(tn)] —— 状态方程（对与独立的一个RS、
JK、D触发器称为特征方程） Z(tn) = H[X(tn)，Q(tn)] —— 驱动方程（激励方程） tn，tn+1表示相邻的两个离散时间；q1，q2，…, qL为状态变量，
001 /0
/0 010
011
/1
/1
/0
111
110
/0 101
/0 100
→代表转换方向，输入变量取值写出斜线之上，输出值写在斜线之 下。
时序图： 在时钟脉冲序列作用下电路状态，输出状态随时间变化的波形图叫 做时序图。
CP
Q1
t
Q2
t
Q3
t
Y
t
t
第六章 时序逻辑电路— 6.3 常用的时序电路分析（寄存器）
一、寄存器：
维持阻塞结构的单拍工 作方式寄存器,其接收数 码时所有数码都是同时 读入的,称此种输入、输 出方式为并行输入，并 CP 行输出方式。
二、按照存储单元状态变化的特点，时序电路可以分成同步时序 电路和异步时序电路两大类。 在同步时序电路中，所有触发器的状态变化都是在同一时钟 信号作用下同时发生的。而在异步时序电路中，各触发器状 态的变化不是同时发生，而是有先有后。异步时序电路根据 电路的输入是脉冲信号还是电平信号，又可分为：脉冲异步 时序电路和电平异步时序电路。
111 0
0 11 0
/0
/0
11 0 1
0 111
/0
/0
1100 /0 1011 /0 1010 /0 1001 /0 1000
第六章 时序逻辑电路— 6.1 概述
Y(tn) = F[X(tn)，Q(tn)] —— 输出方程 Q(tn+1) = G[Z(tn)，Q(tn)] —— 状态方程（对与独立的一个RS、
JK、D触发器称为特征方程） Z(tn) = H[X(tn)，Q(tn)] —— 驱动方程（激励方程） tn，tn+1表示相邻的两个离散时间；q1，q2，…, qL为状态变量，
001 /0
/0 010
011
/1
/1
/0
111
110
/0 101
/0 100
→代表转换方向，输入变量取值写出斜线之上，输出值写在斜线之 下。
时序图： 在时钟脉冲序列作用下电路状态，输出状态随时间变化的波形图叫 做时序图。
CP
Q1
t
Q2
t
Q3
t
Y
t
t
第六章 时序逻辑电路— 6.3 常用的时序电路分析（寄存器）
一、寄存器：
维持阻塞结构的单拍工 作方式寄存器,其接收数 码时所有数码都是同时 读入的,称此种输入、输 出方式为并行输入，并 CP 行输出方式。
数字电子技术_06时序逻辑电路方案
当 Q1Q0= 11时，输出Z = 1；当Q1Q0取其他值时， 输出Z =0; 在Q1Q0变化一个循环过程中，Z = 1只出 现一次，故Z为进位输出信号。
综上所述，此电路是带进位输出的同步四进制加 法计数器电路。
2019/7/16
12
6.2.2 异步二进制加法计数器
必须满足二进制加法原则：逢二进一（1+1=10， 即Q由1→0时有进位。）
111→110 →100 → 000
2019/7/16
20
6.3 寄存器
1. 寄存器通常分为两大类：
数码寄存器：存储二进制数码、运算结果或指令等 信息的电路。
移位寄存器：不但可存放数码，而且在移位脉冲作 用下，寄存器中的数码可根据需要向左或向右移位。
2. 组成：触发器和门电路。 一个触发器能存放一位二进制数码； N个触发器可以存放N位二进制数码。
CP
Q1n
Q Q0n
Q n 1
n 1
1
0
Z
0
00
1
0
0
11
0
0
1
01
1
1
1
10
0
0
(4) 归纳上述分析结果， 确定该时序电路的逻辑功能。 从时钟方程可知该电路是同步时序电路。
2019/7/16
11
从图6.2（a）所示状态图可知：随着CP脉冲的 递增, 不论从电路输出的哪一个状态开始，触发器 输出Q1Q0的变化都会进入同一个循环过程， 而且 此循环过程中包括四个状态，并且状态之间是递增 变化的。
第6章 时序逻辑电路
6.1 时序逻辑电路概述 6.2 时序逻辑电路的分析 6.3 寄存器
6.3.1 数码寄存器
综上所述，此电路是带进位输出的同步四进制加 法计数器电路。
2019/7/16
12
6.2.2 异步二进制加法计数器
必须满足二进制加法原则：逢二进一（1+1=10， 即Q由1→0时有进位。）
111→110 →100 → 000
2019/7/16
20
6.3 寄存器
1. 寄存器通常分为两大类：
数码寄存器：存储二进制数码、运算结果或指令等 信息的电路。
移位寄存器：不但可存放数码，而且在移位脉冲作 用下，寄存器中的数码可根据需要向左或向右移位。
2. 组成：触发器和门电路。 一个触发器能存放一位二进制数码； N个触发器可以存放N位二进制数码。
CP
Q1n
Q Q0n
Q n 1
n 1
1
0
Z
0
00
1
0
0
11
0
0
1
01
1
1
1
10
0
0
(4) 归纳上述分析结果， 确定该时序电路的逻辑功能。 从时钟方程可知该电路是同步时序电路。
2019/7/16
11
从图6.2（a）所示状态图可知：随着CP脉冲的 递增, 不论从电路输出的哪一个状态开始，触发器 输出Q1Q0的变化都会进入同一个循环过程， 而且 此循环过程中包括四个状态，并且状态之间是递增 变化的。
第6章 时序逻辑电路
6.1 时序逻辑电路概述 6.2 时序逻辑电路的分析 6.3 寄存器
6.3.1 数码寄存器
第六章 时序逻辑电路
6.2.时序逻辑电路的分析方法
一、状态转换表： 根据状态方程将所有的输入变量和电路初态的取 值，带入电路的状态方程和输出方程，得到电路次态 （新态)的输出值，列成表即为状态转换表
图6.2.1 此电路没有输入变量，属于穆尔型的时序逻辑电 路，输出端的状态只决定于电路的初态。
6.2.时序逻辑电路的分析方法
Q1* (Q2Q3 ) Q1 Q2 * Q1Q2 Q1Q3Q2 Q * Q Q Q Q Q 1 2 3 2 3 3
(3)输出方程：
Y Q2Q3
6.2.时序逻辑电路的分析方法
6.2.2时序逻辑电路的状态转换表、状态转换图、状态 机流程图和时序图
*
可得逻辑电路的状态方程：
J 0 K0 1 J Q , K 1 1 3 1 J 2 K2 1 J 3 Q1Q2 , K 3 1
Q * Q1 * Q2 Q * 3
* 0
Q0 Q3Q1 Q2 Q1Q2Q3
D1 Q1 D2 A Q1 Q2
（3) 输出方程：
Q1n 1 D1 Q1 n 1 Q2 D2 A Q1 Q2
图6.2.4
Y [( AQ1Q2 ) ( AQ1Q2 )] AQ1Q2 AQ1Q2
6.2.时序逻辑电路的分析方法
例6.2.1 试分析图6.2.1所示的时序逻辑电路的逻辑功能， 写出它的驱动方程、状态方程和输出方程，写出电路 的状态转换表，画出状态转换图和时序图。
图6.2.1
解：(1) 驱动方程： J1 (Q2Q3 ), K1 1 K 2 (Q1Q3 ) J 2 Q1 , J QQ , K 3 Q2 1 2 3
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Mealy 与 Moore模型
状态机表示法
同步时序电路分析 构造状态图 计数器设计
• 构成状态机的四个要素
现态 条件 转换 次态
8
• 状态机M1
状态图
状态表 转换表 激励表 激励函数
9
• 状态图
更加形象地表示时序电路的逻辑功 能； 状态图中的圆圈中S表示某个状态； →代表转换方向，输入变量与输出 变量取值写在线之上，用“输入变 量/输出变量”形式表示
26
• J-K 触发器实现时序逻辑电路
Transition Table for state machine M1
state machine M1 excitation table using J-K flip-flops
27
JA K-Map
KA K-Map
JB K-Map
KB K-Map
JA=f(FA,FB,x,y)=Σ(5,7) +Σd(8,9,10,11,12,13,14,15) =FBy KA=f(FA,FB,x,y)=Σ(8,11,12,14) +Σd(0,1,2,3,4,6,7) =FB’xy+x’y’+FBy’ JB=f(FA,FB,x,y)=Σ(2,3) +Σd(4,5,6,7,12,13,14,15) =FA’x KB=f(FA,FB,x,y)=Σ(12,13) +Σd(0,1,2,3,8,9,10,11) =FAx’
5
输入变量(Input variable) 输出变量(Output variable) 状态变量(State variable) 激励变量(Excitation variable） 状态(State) 状态变量个数与状态个数 的关系
2x=y
状态变量个数
6
状态个数
Content
1 2 3 4 5
Next State FA 0 0 0 0 0 1 0 1 0 1 1 0 0 1 0 1 FB 0 0 1 1 1 1 1 1 0 0 0 0 0 0 1 1
Output Z 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0
FB 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
当x=0，状态 A状态保持不 变，输出z=0 ；当x=1时， 状态A转换为 B，输出z=0 。
State Table
x,y的取值组合
14
State Table
Input Present State A X 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 Y 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Next State A A B B B D B D A C C A A C B D Output Z 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0
32
X
Y Z
33
Z= FAFB’xy
Content
1 2 3 4 5
Mealy 与 Moore模型
状态机表示法
同步时序电路分析
构造状态图 计数器设计
• 同步时序电路分析
1.确定系统变量：输入变量、状态变量以及输出变量； 2.确定触发器类型，写出特征方程； 3.写出激励方程； 4.写出次态方程； 5.写出输出方程； 6.构造转换表； 7.为每个状态分配相应符号，构造状态图或状态表； 8.画出时序图（波形图）； 9.功能分析。
35
• 例1:分析下面的同步时序
电路，设初始状态为00， 输入序列为 0000011111，画出波 形图。
&
Z
FF1：JK触发器
J K X Y0
FF1
Y 1' Y1
FF0
Y 0' Y0
1K
1J
1K
1J
=1
CP “1”
X
FF0：JK触发器 J=K=1，实现翻转
36
1.确定系统变量：输入变量、状态变量以及输出变量； 输入变量：x 输出变量：z 状态变量：y1、y0
S
箭头上的变量X表示当该变量为真时 状态发生转换。
X
10
Mealy时序电路模型
0/0 00 0/1
1/0
01 1/0 11
S1
I/O
S2
0/1
0/1 1/0
当现态为s1，输入I，则机器将 转换到状态s2，输出O。
10
1/0
11
Moore时序电路模型
0/0
00,11 01,10 01,10
I
S1/O1 S2/O2
x,y的取值组合
FA 0 0 1 1
FB 0 1 0 1
State A B C D
Transition Table for state machine M1
17
State Table
Present State FA 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
18
Input X 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 Y 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
20
Qt+1 0 1 0 1
D 0 1 0 1
D 触发器实现时序逻辑电路
状态机 M1的转换表
使用D触发器的状态机M1 的激励表
D flip-flop excitation table Qt 0 0 1 1
21
Qt+1 0 1 0 1
D 0 1 0 1
激励方程与输出方程？
DA K-Map
DB K-Map
D2=Q1
D1=Q4’(Q3Q1’)’=Q4’Q3’+Q4’Q1
44
4.写出次态方程； Q4n+1=Q3 Q3n+1=Q2 Q2n+1=Q1
Q1n+1=Q4’Q3’+Q4’Q1
45
5. 构造转换表
Q4 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Q3 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 Q2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 Q1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Q4n+1 Q3n+1 Q2n+1 Q1n+1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 0 1 0 1 0 0 0 0 0 0 0 0
1/1
当现态为s1，输出为O1，输 入I， 则转换到s2状态，并 输出O2。
Байду номын сангаас
00,11
12
• 例：JK触发器
J
0 0 1
K
0 1 0
Qn
Qn+1
0 0 0 0 1 1 1 1
0 0 1 1 1 0 1 0
1
0 0 1
1
0 1 0 1
13
1
• 状态表
状态表是状态 图的表状形式。 现态栏列出了 机器所有的可 能状态。 每一种输入组 合都对应一系 列的次态栏。
TB=f(FA,FB,x,y)=Σ(2,3,12,13)=FA’FB’x+FAFBx’
24
• S-R 触发器实现时序逻辑电路
Transition Table for state machine M1
S-R flip-flop excitation table Qt 0 0 1 1
25
state machine M1 excitation table using S-R flip-flops
第六章 时序电路介绍
计算机学院
余
波
1
Content
1 2 3 4 5
Mealy 与 Moore模型
状态机表示法
同步时序电路分析 构造状态图 计数器设计
• 回顾
时序电路的基本特性与分类
各类触发器(RS,D,JK,T)
真值表 特征方程 波形图
3
• Mealy机与Moore机
Mealy型电路的输出状态不仅与存储电路有关，而且与
状态表
A A A B B B B C C C C D D D D
15
FA
FB 0 1 0 1
State A B C D
•转换表
将特定的状态 变量值分配给每 一状态
0 0 1 1
Transition Table for state machine M1
16
•转换表
将特定的状态 变量值分配给每 一状态
法计数器的功能。所以，该电路是一个同步模4可逆计数器。X为加/减
控制信号，Z为借位输出。
42
• 例2
分析如下所示时序逻辑电路
&
43
1. 确定系统变量：输入变量、状态变量以及输出变量； 状态变量: Q1,Q2,Q3, Q4
2. 确定触发器类型，写出特征方程； Qn+1=D
3. 写出激励方程； D4=Q3 D3=Q2
Transition Table for state machine M1
T flip-flop excitation table Qt 0 0 1 1
23
Qt+1 0 1 0 1
T 0 1 1 0
TA K-Map
TB K-Map