EDA实验指导书2015分析

实验一 半加器的设计

一、 实验目的

1、掌握简单组合电路的设计；

2、掌握CASE 语句的应用方法；

3、掌握真值表到VHDL 的综合；

4、熟练掌握MAXPLUS II 的使用。 二、实验内容

1、熟练软件基本操作，完成半加器的设计；

2、正确设置仿真激励信号，全面检测设计逻辑；

三、实验原理

1、半加器的设计

半加器只考虑了两个加数本身，没有考虑由低位来的进位。

半加器逻辑表达式：B A B A B A S ⊕=+=；AB C = 2、利用CASE 语句进行半加器的设计 3、将生成的半加器生成元件 四、实验步骤

1、完成半加器设计。

2、完成VHDL 半加器设计与仿真（记录仿真波形）。

3、生成半加器元件。

五、思考题：

1、怎样自建元件？自建元件的调用要注意什么？

实验二 全加器的设计

二、 实验目的

1、掌握图形的设计方式；

2、掌握自建元件及调用自建元件的方法；

3、熟练掌握MAXPLUS II 的使用。

二、实验内容

1、熟练软件基本操作，完成全加器的设计；

2、正确设置仿真激励信号，全面检测设计逻辑；

三、实验原理

1、全加器的设计

全加器除考虑两个加数外，还考虑了低位的进位。

全加器逻辑表达式： 1-⊕⊕=i i i i C B A S ；AB C B A C i i i i +⊕=-1)(

2、利用半加器元件完成全加器的设计

图形方式（其中HADDER 为半加器元件）

四、实验步骤

1、完成图形全加器设计。

2、完成VHDL全加器设计与仿真（记录仿真波形）。

3、利用半加器元件进行图形的全加器设计。

五、思考题：

1、怎样自建元件？自建元件的调用要注意什么？

附加自选实验二位加法计数器的设计

一、实验目的

1、掌握二位加法计数器的原理；

2、掌握二位加法计数器的VHDL描述。

3、深入理解VHDL中元件例化的意义。

二、实验内容

1、完成带进位功能二位加法计数器的VHDL设计；

2、正确设置仿真激励信号，全面检测设计逻辑；

3、综合下载，进行硬件电路测试。

三、实验原理

1、二位加法计数器中使用了矢量类型的数据，用来表示计数的数值。

2、元件的例化就是元件的调用，是层次化设计的基础。

具体设计程序由学生自己完成。

四、实验步骤

1、了解二位加法计数器的工作原理。

2、用VHDL文本方式设计二位加法计数器。

3、进行二位加法计数器的设计仿真（记录仿真波形）。

4、进行二位加法计数器的设计下载与测试。

五、思考题

1、怎样设计“减法”计数器？

2、进位信号的设置应注意什么？

实验三十进制计数器的设计

一、实验目的

1、掌握流程控制语句（IF语句和CASE语句）的使用。；

2、掌握计数器进制的设置原理。

3、熟练掌握矢量类型数据与进程语句的使用。

4、掌握IF语句的嵌套使用方法，

二、实验内容

1、完成多功能十进制加法计数器的VHDL设计。

2、正确设置仿真激励信号，全面检测设计逻辑。

3、综合下载，进行硬件电路测试。

三、实验说明

十进制计数器的VHDL设计的关键在于计数位宽的设置与进制的设置，通常应具有以下功能：清零、使能、向高位进位。

要注意进位信号的处理，进位信号的脉宽处理与产生时间处理。

四、实验步骤

1、了解十进制计数器的工作原理。

2、用VHDL文本方式设计十进制加法计数器。

3、进行十进制加法计数器的设计仿真（记录仿真波形）。

4、进行十进制加法计数器的设计下载与测试。

五、实验报告要求及思考题：

1、进制数与计数最大值的关系是什么？

2、能否设计出可改变参数的通用的计数器？怎样设计？

实验四八位双向移位寄存器的设计

一、实验目的

1、掌握八位双向移位寄存器的基本原理。

2、掌握八位双向移位寄存器的VHDL描述。

二、实验内容

1、完成八位双向移位寄存器的VHDL设计；

2、正确设置仿真激励信号，全面检测设计逻辑；

3、综合下载，进行硬件电路测试。

三、实验原理

八位双向移位寄存器具有数据左移、右移和预置数功能。其输出Q和置数输入DATA为八位口；方式控制输入MODE为2位口。SL_IN，SR_IN分别为左移输入和右移输入；CLK为时钟信号（输入）；RESET为复位信号（输入，高电平有效）。

四、实验步骤

1、了解八位双向移位寄存器的工作原理。

2、用VHDL文本方式设计八位双向移位寄存器。

3、进行八位双向移位寄存器的设计仿真（记录仿真波形）。

4、进行八位双向移位寄存器的设计下载与测试

五、实验报告要求及思考题

1、八位双向移位寄存器的外部引脚在测试时应怎样连接？

实验五数控分频器

一、实验目的

1、学会数控分频器的设计、分析和测试方法；

2、根据仿真结果分析设计的优缺点。

二、实验原理

数控分频器的功能就是当输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比。

三、实验内容

1、用VHDL语言写出源程序，输入不同的CLK和预置值D，仿

出时序波形；

2、通过编译仿真、波形分析来验证设计；

3、下载验证(用示波器)。

四、实验报告要求

1、写出数控分频器源程序；

2、分析设计和仿真结果；

3、详细叙述数控分频器的工作原理。

五、思考题

1、如何利用2个上述所设计的模块来设计一个电路，使其输出方波的正负脉冲的宽度分别由两个8位输入数据控制？