用电容实现LVDS连接交流耦合的设计分析

用电容实现LVDS连接交流耦合的设计分析
LVDS(低压差分信号)是物理层数据接口标准，由TIA/EIA-64和IEEE 1596.3标准定义，主要为在平衡阻抗可控的100Ω介质上实现高速、低功耗和低噪声
点对点通信而设计。

与其它差分信号标准一样，LVDS由于消除了电磁辐射，
它比单端信号辐射的噪声要低得多。

同时外部噪声作为共模信号耦合到两条线上，被作为共模信号抑制掉，因此它的抗噪声能力比单端信号要强得多。

另外，LVDS驱动器的输出采用电流驱动方式，与其它差分信号标准中电压驱动相比较，它减少了地线回流，消除了浪涌电流。

降低电压摆幅(只有±350mV，
PECL是±800mV，RS-422是2V)使LVDS能达到与PECL(800Mbps)等同的数
据速率，而功耗只有PECL的十分之一。

 LVDS的高速、低功耗和低噪声特性使其成为电信和网络设备的背板互连、
3G蜂窝电话基站中机架内部的互连、数字视频接口等应用的理想选择。

除上
述优点外，LVDS串行器和解串器(图1)还为系统设计节省了大量的空间和金钱。

采用这种方案可以把互连密度降低5倍，在3G及其它具有大量板卡的通信应
用中，节省大量的空间和费用。

 使用电容实现LVDS数据连接的交流耦合有很多益处，比如电平转换、去除
共模误差以及避免输入电压故障的发生。

本文不仅介绍了电容的适当选型，也
为和终端拓扑提供指导，同时也讨论了共模故障分析的问题。

 LVDS逻辑输入是众多现有逻辑标准的一种。

只要信号源可以为LVDS输入
提供足够的幅度，典型值为差分100mV Vp-p，采用交流耦合就可以提供所需的电平转换。

图2描述了一个负压ECL逻辑经交流耦合后将信号转换到LVDS 逻辑的电路图。

 优化共模电压。