相关实训：计数器(一)
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
五、实验注意事项
1、集成块功能端有效的状态。 2、实现其他进制计数器的时候注意中断状态和反馈线的处理
六、实验结论
1、将 QD、QC、QB、QA 对应数码显示的 DCBA 四个输入端即可得到输出显示。将 CP 脉 冲接 1Hz 的秒脉冲，即可观察到计数状况。
2、由于它是同步置数的二进制计数器，所以选择的置数清零态为 1001。置数端低电平 有效，所以用与非门对 QD、QA 进行与非运算后输出给置数端。
（3）级联法
一片 74LS161 可构成从二进制到十六进制之间任意进制的计数器。利用两片 74LS161，
就可构成从二进制到二百五十六进制之间任意进制的计数器。依次类推，可根据计数需要选
取芯片数量。当计数器容量需要采用两块或更多的同步集成计数器芯片时，可以采用级联方
法将低位芯片的进位输出端 CO 端和高位芯片的计数控制端 CTT 或 CTP 直接连接，外部计
实验 计数器逻辑功能测试及应用（一）
一、实验目的
1、熟悉中规模集成电路计数器 74LS161 的逻辑功能，使用方法及应用。
2、掌握构成任意进制计数器的方法。
二、实验设备及器件
1、数字逻辑电路实验箱
2、74LS161 同步加法二进制计数器
1片
3、74LS00 二输入四与非门
1片
三、实验原理
计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系
Q3Q2Q1Q0 0000
1010
1001
1000
&
Q3 Q2 Q1 Q0 CR 74LS161
LD CTT CTP
0001 0010
0111 0110
“1” “1” “1”
图 10-2 74LS16(a1) 构成十进制计数器
Байду номын сангаас
0011
0100
0101
图 10-3 (十b) 进制计数器状态转换图
3、用 74LS161 芯片构成七进制计数器（采用置数法）
2、集成计数器构成任意进制计数器
输
出
Q0 Q1 Q2 Q3 0000 d0 d1 d2 d3
计数
保持
保持
（1）直接清零法
直接清零法是利用芯片的复位端和与非门，将 N 所对应的输出二进制代码中等于“1”的
输出端，通过与非门反馈到集成芯片的复位端，使输出回零。
（2）预置数法
利用的是芯片的预置控制端和预置输入端 D3D2D1D0，因是同步预置数端，所以只能 采用 N-1 值反馈法。
CO
12345678
CP
LD
CR CP D0 D1 D2 D3 CTP GND (a) 引脚排列图
图 10-1 74LS161 引脚排列 表 10-1
CR D0 D1 D2 D3 (b) 逻辑功能示意图
输
入
MR PE CET CEP CLK P0 P1 P2 P3 0×× × ××××× 1 0 × × ↑ d0 d1 d2 d3 11 1 1 ↑×××× 11 0 × ××××× 11 × 0 ×××××
参考图 10-4 搭接电路，并画出状态转换图。
&
Q3 Q2 Q1 Q0
LD
CTT 74LS161 CTP
"1" "1"
“1” CR
CP
D3 D2 D1 D0
Q3Q2Q1Q0 0000
0001
0010
0011
0110 0101 0100
(a)
(b)
图 10-4 用 74LS161 芯片构成七进制计数器
4、用 74LS161 芯片构成 24 进制计数器（采用级联法） 参考图 10-5 搭接电路，并画出状态转换图。
&
Q3 Q2 Q1 Q0
CR
(高位) 74LS161
CTP
CTT
“1”
CP
Q3 CR
CO
Q2 Q1 Q0
(低位) 74LS161
CP
图 10-5 用 74LS161 芯片构成 24 进制计数器
统的定时、分频和执行数字运算以及其它特定的逻辑功能。
1、中规模同步二进制计数器 74LS161
其引脚排列如图 10-1，功能表如表 10-1。
VCC CO Q0 Q1 Q2 Q3 CTT LD
Q0 Q1 Q2 Q3
16 15 14 13 12 11 10 9 CTT
74LS161
CTP
74LS161
3、由于它是异步置零的二进制计数器，所以选择的清零态为 0110。清零端高电平有效， 所以用与门对 QB、QC 进行与运算后输出给置数端。本次实验只给出与非门，所以用两次与 非运算完成。
4、用前两次实验的电路，将 74LS161 作为低位，它的清零端只有当十进制满十进一时 会输入上升沿信号，用它可以作为高位片 74LS193 的 CP 时钟。即可构成六十进制的计数器。
数脉冲同时从每片芯片的 CP 端输入， 再根据要求选取上述几种实现任意进制的方法之一，
完成对应电路。
四、实验内容
1、测试 74LS161 的逻辑功能，用数码显示管显示。并记录结果于表 10-2。
计数脉冲 CP
表 10-1 计数逻辑状态
Q3 Q2 Q1 Q0
十进制数
0
1
2
3
4
5
6
7
8
9
10
11
2、用清零法将 74LS161 构成一个十进制计数器。 参考图 10-2 搭接电路，并画出状态转换图，如图 10-3。
1、集成块功能端有效的状态。 2、实现其他进制计数器的时候注意中断状态和反馈线的处理
六、实验结论
1、将 QD、QC、QB、QA 对应数码显示的 DCBA 四个输入端即可得到输出显示。将 CP 脉 冲接 1Hz 的秒脉冲，即可观察到计数状况。
2、由于它是同步置数的二进制计数器，所以选择的置数清零态为 1001。置数端低电平 有效，所以用与非门对 QD、QA 进行与非运算后输出给置数端。
（3）级联法
一片 74LS161 可构成从二进制到十六进制之间任意进制的计数器。利用两片 74LS161，
就可构成从二进制到二百五十六进制之间任意进制的计数器。依次类推，可根据计数需要选
取芯片数量。当计数器容量需要采用两块或更多的同步集成计数器芯片时，可以采用级联方
法将低位芯片的进位输出端 CO 端和高位芯片的计数控制端 CTT 或 CTP 直接连接，外部计
实验 计数器逻辑功能测试及应用（一）
一、实验目的
1、熟悉中规模集成电路计数器 74LS161 的逻辑功能，使用方法及应用。
2、掌握构成任意进制计数器的方法。
二、实验设备及器件
1、数字逻辑电路实验箱
2、74LS161 同步加法二进制计数器
1片
3、74LS00 二输入四与非门
1片
三、实验原理
计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系
Q3Q2Q1Q0 0000
1010
1001
1000
&
Q3 Q2 Q1 Q0 CR 74LS161
LD CTT CTP
0001 0010
0111 0110
“1” “1” “1”
图 10-2 74LS16(a1) 构成十进制计数器
Байду номын сангаас
0011
0100
0101
图 10-3 (十b) 进制计数器状态转换图
3、用 74LS161 芯片构成七进制计数器（采用置数法）
2、集成计数器构成任意进制计数器
输
出
Q0 Q1 Q2 Q3 0000 d0 d1 d2 d3
计数
保持
保持
（1）直接清零法
直接清零法是利用芯片的复位端和与非门，将 N 所对应的输出二进制代码中等于“1”的
输出端，通过与非门反馈到集成芯片的复位端，使输出回零。
（2）预置数法
利用的是芯片的预置控制端和预置输入端 D3D2D1D0，因是同步预置数端，所以只能 采用 N-1 值反馈法。
CO
12345678
CP
LD
CR CP D0 D1 D2 D3 CTP GND (a) 引脚排列图
图 10-1 74LS161 引脚排列 表 10-1
CR D0 D1 D2 D3 (b) 逻辑功能示意图
输
入
MR PE CET CEP CLK P0 P1 P2 P3 0×× × ××××× 1 0 × × ↑ d0 d1 d2 d3 11 1 1 ↑×××× 11 0 × ××××× 11 × 0 ×××××
参考图 10-4 搭接电路，并画出状态转换图。
&
Q3 Q2 Q1 Q0
LD
CTT 74LS161 CTP
"1" "1"
“1” CR
CP
D3 D2 D1 D0
Q3Q2Q1Q0 0000
0001
0010
0011
0110 0101 0100
(a)
(b)
图 10-4 用 74LS161 芯片构成七进制计数器
4、用 74LS161 芯片构成 24 进制计数器（采用级联法） 参考图 10-5 搭接电路，并画出状态转换图。
&
Q3 Q2 Q1 Q0
CR
(高位) 74LS161
CTP
CTT
“1”
CP
Q3 CR
CO
Q2 Q1 Q0
(低位) 74LS161
CP
图 10-5 用 74LS161 芯片构成 24 进制计数器
统的定时、分频和执行数字运算以及其它特定的逻辑功能。
1、中规模同步二进制计数器 74LS161
其引脚排列如图 10-1，功能表如表 10-1。
VCC CO Q0 Q1 Q2 Q3 CTT LD
Q0 Q1 Q2 Q3
16 15 14 13 12 11 10 9 CTT
74LS161
CTP
74LS161
3、由于它是异步置零的二进制计数器，所以选择的清零态为 0110。清零端高电平有效， 所以用与门对 QB、QC 进行与运算后输出给置数端。本次实验只给出与非门，所以用两次与 非运算完成。
4、用前两次实验的电路，将 74LS161 作为低位，它的清零端只有当十进制满十进一时 会输入上升沿信号，用它可以作为高位片 74LS193 的 CP 时钟。即可构成六十进制的计数器。
数脉冲同时从每片芯片的 CP 端输入， 再根据要求选取上述几种实现任意进制的方法之一，
完成对应电路。
四、实验内容
1、测试 74LS161 的逻辑功能，用数码显示管显示。并记录结果于表 10-2。
计数脉冲 CP
表 10-1 计数逻辑状态
Q3 Q2 Q1 Q0
十进制数
0
1
2
3
4
5
6
7
8
9
10
11
2、用清零法将 74LS161 构成一个十进制计数器。 参考图 10-2 搭接电路，并画出状态转换图，如图 10-3。