第3章半导体存储器
计算机组成原理第三章 第2讲 SRAM存储器
3.2 SRAM存储器
主存（内部存储器）是半导体存储器。根
据信息存储的机理不同可以分为两类：
相对而言 静态读写存储器(SRAM)：
• 存取速度快，一般用作Cache
动态读写存储器(DRAM)：
• 存储容量大，一般用作主存
3.2 SRAM存储器
一、基本的静态存储元阵列 1、存储元：
例1：图3.5(a)是SRAM的写入时序图。 其中R/W是读/写命令控制线，当R/W 线为低电平时，存储器按给定地址把 数据线上的数据写入存储器。请指出 图3.5(a)写入时序中的错误，并画出正 确的写入时序图。
3.2 SRAM存储器
3.2 SRAM存储器
写使能信号
3.2 SRAM存储器
三、存储器的读写周期 读周期
读出时间Taq 读周期时间Trc 写周期时间Twc 写时间Twd 读周期时间Trc=写时间Twd
写周期
存取周期
3.2 SRAM存储器
片选 读使能
3.2 SRAM存储器
片选 写使能
3.2 SRAM存储器
教材P69
用锁存器实现。 需要加电，无限期保持0或者1状态。
3.2 SRAM存储器
回顾译码器
可参考CAI动画
63
3.2 SRAM存储器
2、三组信号线
地址线：A0-A5，可指定26=64个存储单元 数据线：I/O0，I/O1 ，I/O2 ，I/O3
• 行线，列线 • 存储器的字长4位
控制线：读或写 存储位元、存储单元、字存储单元、最小寻址 单位、最小编址单位。
写入数据：
第三章存储系统(习题解答)
第三章存储系统(习题解答)————————————————————————————————作者：————————————————————————————————日期：第三章存储系统（习题参考答案）1．有一个具有20位地址和32位字长的存储器，问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？（3）需要多少位地址作芯片选择？解：（1）∵ 220= 1M，∴ 该存储器能存储的信息为：1M×32/8=4MB （2）（1024K/512K）×（32/8）= 8（片）（3）需要1位地址作为芯片选择。
（选择两个512K×32位的存储体）2. 已知某64位机主存采用半导体存储器，其地址码为26位，若使用256K×16位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：（1）每个模块板为1024K×64位，共需几个模块板？（2）每个模块板内共有多少DRAM芯片?（3）主存共需多少DRAM芯片? CPU如何选择各模块板？解：(1)最大主存空间为：226×64位，每个模块板容量为：1024K×64位=220×64位设：共需模块板数为m：则：m=（226×64位）/（220×64位）= 64 (块)(2). 设每个模块板内有DRAM芯片数为n:n=(/) ×(64/16)=16 (片)(3) 主存共需DRAM芯片为：m×n = 64×16=1024 (片)每个模块板有16片DRAM芯片，容量为1024K×64位，需20根地址线(A19~A0)完成模块板内存储单元寻址。
一共有64块模块板，采用6根高位地址线(A25~A20)，通过6:64译码器译码,产生片选信号对各模块板进行选择。
3．用16K×8位的DRAM芯片组成64K×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
第三章 微机存储器
联机外存储器 脱机外存储器
两大类——内存、外存
• 内存——存放当前运行的程序和数据。
– 特点：快，容量小，随机存取，CPU可直接访问。 – 通常由半导体存储器构成 – RAM、ROM
• 外存——存放非当前使用的程序和数据。
– 特点：慢，容量大，顺序存取/块存取。需调入内存后 CPU才能访问。 – 通常由磁、光存储器构成，也可以由半导体存储器构成 – 磁盘、磁带、CD-ROM、DVD-ROM、固态盘
16
读0过程
17
写入数据1的过程
18
写0过程
19
2、存储器芯片的基本组成
20
三、存储器与系统的连接
1、数据线、地址线和控制线的连接
存储芯片通过地址线、数据线和控制线与外部连接。 地址线是单向输入的，其数目与芯片容量有关。CPU发 出的地址信号，部分使芯片的片选端有效，称为“片 选”，部分再选中芯片内部的存储单元实现“字选”。 如容量为1024×4时，地址线有10根。
8
2.常用半导体存储器的特点
（1）静态存储器SRAM
用双稳态触发器存储信息。 速度快（<5ns），不需刷新，外围电路比较简单， 但集成度低（存储容量小，约1Mbit/片），功耗 大。 在PC机中，SRAM被广泛地用作高速缓冲存储Cache。 典型SRAM芯片:CMOS RAM芯片6264(8K*8)
14
二、存储器芯片的基本组成
1、基本存储电路 静态存储器SRAM存储原理：双稳态触发器保存信 息。 T1 通，T2 止存0 ；T1 止，T2 通存1 ； 保持信息时，不送地址信号； 读出：送地址，发读命令； 写入：送地址，送数据发写命令。
计算机组成原理教案(第三章)
3.主存物理地址的存储空间分布
以奔腾PC机主存为例，说明主存物理地址的存储空间概念
3.3.1只读存储器
1.ROM的分类
只读存储器简称ROM，它只能读出，不能写入。它的最 大优点是具有不易失性。
根据编程方式不同，ROM通常分为三类：
只读存 储器
定
义
优
点
缺
点
掩模式
数据在芯片制造过程中就 确定
可靠性和集成度高，价 不能重写 格便宜
存储 周期 存储 器带 宽
连续启动两次操作所需 间隔的最小时间
单位时间里存储器所存 取的信息量,
主存的速
度
数据传输速率 位/秒，字 技术指标 节/秒
3.2.1 SRAM存储器
1.基本存储元
六管SRAM存储元的电路图及读写操作图
2.SRAM存储器的组成
SRAM存储器的组成框图
存储器对外呈现三组信号线，即地址线、数据线、读/写控制线
主存地址空间分布如图所示。
3.3.2闪速存储器
1.什么是闪速存储器
闪速存储器是一种高密度、非易失性的读/写半导体存储器
2.闪速存储器的逻辑结构
28F256A的逻辑方框图
3.闪速存储器的工作原理
闪速存储器是在EPROM功能基础上增加了电路的电擦除和重新 编程能力。 28F256A引入一个指令寄存器来实现这种功能。其作用是： (1)保证TTL电平的控制信号输入； (2)在擦除和编程过程中稳定供电； (3)最大限度的与EPROM兼容。 当VPP引脚不加高电压时，它只是一个只读存储器。 当VPP引脚加上高电压时，除实现EPROM通常操作外，通过指 令寄存器，可以实现存储器内容的变更。 当VPP=VPPL时，指令寄存器的内容为读指令，使28F256A成 为只读存储器，称为写保护。
半导体存储器研究报告
半导体存储器研究报告半导体存储器是计算机中最常用的存储器之一，它具有速度快、可靠性高、体积小、功耗低等优点，已经成为现代计算机的核心部件之一。
本文主要介绍了半导体存储器的分类、工作原理、发展历程以及未来发展趋势。
关键词：半导体存储器、分类、工作原理、发展历程、未来发展趋势一、引言半导体存储器是计算机中最常用的存储器之一，它广泛应用于个人电脑、服务器、手机、平板电脑等各种计算机设备中。
半导体存储器具有速度快、可靠性高、体积小、功耗低等优点，已经成为现代计算机的核心部件之一。
本文主要介绍了半导体存储器的分类、工作原理、发展历程以及未来发展趋势。
二、半导体存储器的分类半导体存储器主要分为静态随机存取存储器（SRAM）和动态随机存取存储器（DRAM）两种。
SRAM是一种基于触发器的存储器，它的速度非常快，但是价格比较高，体积也比较大，主要应用于高速缓存中。
DRAM是一种基于电容器的存储器，它的价格比较低，但是速度比SRAM慢，主要应用于主存中。
除了SRAM和DRAM之外，还有一些其他的半导体存储器，如闪存、EEPROM、EPROM等。
这些存储器具有不同的特点和应用场景，闪存主要应用于移动设备中，EEPROM主要应用于电子产品中的存储器芯片，EPROM主要应用于一些需要长期存储数据的场合。
三、半导体存储器的工作原理半导体存储器的工作原理是基于电荷存储的原理。
在DRAM中，每个存储单元由一个电容器和一个晶体管组成。
当晶体管的栅极接收到电信号时，会导通电容器，电容器会存储电荷，表示1或0。
在SRAM 中，每个存储单元由两个互补的触发器组成，每个触发器可以存储一个二进制位。
当一个触发器的输入为1时，它的输出为0，当输入为0时，输出为1。
四、半导体存储器的发展历程半导体存储器的发展历程可以分为以下几个阶段：1. 早期存储器：20世纪60年代，半导体存储器刚刚问世，存储容量非常小，速度也很慢。
当时最常用的存储器是磁芯存储器。
第3章 零维半导体体系
(三) 量子点的第一个商品应用：生物显示剂
13
• 2002年美国加洲量子点公司生产出第一批量子点生物显示剂; • 将某化学基团包裹在量子点的周围，再将其挂在某个特殊的 细胞上，如此，就对该细胞贴上了发光标签，成为该细胞的
显示剂;
• 同成份不同尺寸的量子点可构成不同颜色的发光标签，可以 标识不同的细胞，从而可以跟踪生物的多细胞过程。 (四) 凝胶法制备量子点 • CdSe，CdTe 类的量子点用化学凝胶法制得。 • 凝胶法的优点是工艺简单，成本低廉。 • 目前存在的问题是光闪（眨眼） 原因: (1) 陷阱效应；( 见图 )
超疏水等纳米材料.
[1] P. Ball, L. Garwin, Nature, 1992, 355, 761 *
三, 量子限制效应 ( 可视为尺寸效应的一种 )
10
• 当体系的尺寸与电子的德布罗意波长 ( 其值依赖于介电常数,
为纳米量级 ) 可相比拟时 ( 例如, 纳米颗粒, 表面势阱, 异质 结界面势阱, 超晶格量子阱等 ), 其电子能带 ( 准连续能级 ) 发生分裂 ( 可视为波的干涉 ), 呈现量子化. • 随着尺寸减小, 能级间隔加大; 能带宽度 ( 即最低空态与最高 占据态能量差 ) 增加. 四, 库仑阻塞效应 (1) 当一个电子 ( 隧穿 ) 进入一纳米尺寸的颗粒时, 其位能增加
(2) 俄歇效应 ( Auger Effect )。 ( 见图 )
第四节
单电子场效应晶体管 ( 硅基单电子器件 ）
14
(一) 单电子场效应晶体管的结构 示意图 ( 见图 )
(二) 纳米晶粒中的单电子过程
示意图 ( 见图 ) (三) 纳米晶粒 MOSFET ( 场效应晶体管 ) 特性 特性曲线 ( 见图 ) (四) 纳米晶粒 MOSFET 存储器工作原理 一, 写入 [ (a) 处 ] [ 提问: (a) 处的写入为何意? 足够的正栅压下发生了什么? ] (1) 当正栅压达一定值时, 可使半导体表面沟道中的电子隧穿过
半导体存储器的组成与基本结构
半导体存储器的组成与基本结构
半导体存储器的组成与基本结构
1 半导体存储器是由多种元件以及组件组成的，包括：
(1) 存储元件：用于空间上存储信息的元件，包括行选择元件、门电极、存取道和存储单元；
(2) 读写元件：与存储元件有关的元件，用于读取或写入存储元件中
的信息，包括数据信号电极和控制信号电极；
(3) 连接元件：用于彼此连接存储元件、读写元件和外部接口的元件，包括连接电路和接口；
(4) 功能组件：控制与调节半导体存储器工作的元件，包括电源、锁
存器和计时器；
(5) 封装元件：用于保护内部机构结构，提供与外界连接的元件，包
括封装、连接器和防火片；
2 半导体存储器的基本结构有：
(1) 存储元件：存储元件通常包括门电极、存取道和存储单元，采用
多位或多级结构空间上存储信息；
(2) 读写元件：读写元件与存储元件有关，利用电声的静电双向效应
实现存取动作，包括数据信号电极和控制信号电极；
(3) 连接元件：连接元件用于连接存储元件与读写元件，以及外部的
接口，包括连接电路和接口；
(4) 功能组件：功能组件用于控制与调节半导体存储器的工作，包括
电源、锁存器和计时器；
(5) 封装元件：封装元件用于提供与外界连接，保护内部机构结构，常见的封装元件有封装、连接器和防火片。
计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512KX8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：220 x —= 4M 字节8(3)用512Kx8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字 长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址 进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4MX8位 的DRAM 芯片组成该机所允许的最大主存空间，并选用存条结构形式，问； (1) 若每个存条为16MX64位，共需几个存条？ (2) 每个存条共有多少DRAM 芯片？(3) 主存共需多少DRAM 芯片？ CPU 如何选择各存条？ 解：226x64(1) 共需4条存条16M x64(2) 每个存条共有16；V/- 64 =32个芯片4Mx8⑶ 主存共需多少=128个RAM 芯片，共有4个存条，故CPU 4M x 8 4M x 8 选择存条用最高两位地址临和他5通过2： 4译码器实现；其余的24根地址线用 于存条部单元的选择。
3、用16KX8位的DRAM 芯片构成64KX32位存储器，要求： (1)画出该存储器的组成逻辑框图。
⑵ 设存储器读/写周期为0.5uS, CPL •在luS 至少要访问一次。
试问采用哪种 刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍 所需的实际刷新时间是多少？ 解：(1)用16KX8位的DRAM 芯片构成64KX32位存储器，需要用64/Cx32 = 4x4 = 16 16K x8 个芯片，其中每4片为一组构成16KX32位一一进行字长位数扩展(一组的4个芯片 只有数据信号线不互连——分别接D 。
〜DM 叭D®〜仏和加〜皿其余同名引脚220 x 32 需要冷22O X 322I9X 8=8片互连)，需要低14位地址(A°〜AQ 作为模块各个芯片的部单元地址一一分成行、列 地址两次由A 。
第3章习题答案
习题31. Cache－主存存储系统和主存－辅存存储系统有何不同？2. SRAM和DRAM的主要差别是什么？3. 假设某存储器具有32位地址线和32位数据线，请问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由1M×8位SRAM芯片组成，需要多少片？4. 某32位计算机系统采用半导体存储器，其地址码是32位，若使用4M×8位的DRAM 芯片组成64MB主存，并采用内存条的形式，问：（1）若每个内存条为4M×32位，共需要多少内存条？（2）每个内存条内共有多少片DRAM芯片？（3）主存需要多少DRAM芯片？5. 一个512K×16的存储器，由64K×1的2164 DRAM芯片构成（芯片内是4个128×128结构），问：（1）共需要多少个DRAM芯片？（2）若采用分散式刷新方式，单元刷新间隔不超过2ms，则刷新信号的周期是多少？（3）若采用集中式刷新方式，读写周期为0.1μs，存储器刷新一遍最少用多少时间？6. 某主存系统中，其地址空间0000H～1FFFH为ROM区域，ROM芯片为8K×8位，从地址6000H开始，用8K×4位的SRAM芯片组成一个16K×8位的RAM区域，假设RAM芯片有和信号控制端。
CPU地址总线为A15～A0，数据总线为D7～D0，读/写控制信号为R/，访存允许信号为，要求：（1）写出地址译码方案；（2）画出主存与CPU的连接图。
7. 设主存储器容量为64M字，字长为64位，模块数m=8，分别用顺序方式和交叉方式进行组织。
主存储器的存储周期T=100ns，数据总线宽度为64位，总线传送周期τ=50ns。
若按地址顺序连续读取16个字，问顺序存储器和交叉存储器的带宽各是多少？8. 设某计算机访问一次主存储器的时间如下：传送地址需1个时钟周期，读/写需4个时钟周期，数据传送1个时钟周期，采用下述主存结构按地址顺序连续读取16个字的数据块，各需多少时钟周期？（1）单字宽主存，一次只能读/写1个字。
数电第3版9半导体存储器PPT优秀课件
9.1 概 述
主要要求：
了解半导体存储器的作用、类型与特点。
半导体存储器
一、半导体存储器的作用 存放二值数据
二、半导体存储器的类型与特点
只读存储器(ROM， 即Read-Only Memory)
随机存取存储器(RAM， 即Random Access Memory)
ROM 在工作时只能读出
上R4×OR可O存图M4用M二储中结P结极矩R构DO构管阵图3 M=图构Dm实成3D3 3现+或Dm任2门D22意阵D+1mD组列10D合0D逻D0 2辑=位字函m位线线2数线输+输。出信m出信1号信号号
D1 = m3 + m0
D0 = m3 + m2
半导体存储器
2. PROM 结构的习惯画法
与
A B C
ห้องสมุดไป่ตู้
半导体存储器
(3) 画出用 PROM 实现的逻辑图
A
1
地
B 1
C 1
址 译 码 器
&&&&&&&&
m0 m1 m2 m3 m4 m5 m6 m7
≥1
Y1
≥1
Y2
半导体存储器
9.3 随机存取存储器
主要要求：
了解 RAM 的类型、结构和工作原理。 了解 RAM 和 ROM 的异同。 了解集成 RAM 的使用。 了解 RAM 的扩展方法。
例R如AM计算既机能中读的自出检信程息序又、能初
信息而不能写入信息。它用于 存放固定不变的信息，断电后
写始化入程信序息便是。固它化用在于RO存M放中需的经。 常计 对算 计改机 算变接 机的通 硬信电 件源 系息后统，进，断行首自电先检运后和行其初它数始，
计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机原理第三章存储器
解：（1）需要26根地址线。
（2）有24根地址线
（3）共用8片。
（4）连线图如下图所示。
〔例６〕半导体存储器容量为7K×8位，其中固化区为4k×8 位，可选用 EPROM芯片：2K×8/片。随机读/写区为3K×8， 可选SRAM芯片：2K×4/片和1K×4/片。地址总线为A15~A0，
为“０”。
★ 注意：读出 “１” 信息后，电容Ｃｓ上无电荷，不能再 维持“１”，这种现象称为“破坏性读出”，须进行“恢复”操 作。
（３） 保持，字选线为“０”，Ｔ截止，电容Ｃｓ无放电 回路，其电荷可暂存数毫秒，即维持“１”数毫秒；无电荷 则保持“０”状态。
★ 注意：保持“１”信息时，电容Ｃｓ也要漏电，导致Ｃｓ上 无电荷，须定时“刷新”。
写1：数据线I/O=1、 I / O =0，使位线D=1、 D =0；
推出T1截止，T2导通使Q=1、 Q =0，写入“1”。
（2）读出
行选线xi，列选线yj加高电平，使T5 、T6导通和V1 、V2导通。
如果原存信息Q=0，则T1导通，从位线D将通过T5、T1到地 形成放电回路，有电流经D流入T1，使I/O线上有电流流过，经放 大为“0”信号，表明原存信息为“0”。而此时因T2截止，所以D 上无电流。
〔例〕32位地址线的计算机： 232＝220×210×22＝4千兆＝4G 但现在实际配的主存假设为512兆，
即 512兆＝220×29
所以，32 位地址线寻址的是逻辑地址， 29位地址线寻址的是物理地址。
3.1.3 存储器的分类
一、根据存储介质来分
1. 半导体存储器：
静态存储器 动态存储器
2. 磁表面存储器：磁盘、磁带等。（磁性材料）
计算机组成原理第3章
*控制存储器(CM)：CPU内部存放微程序的MEM 构成—MOS型半导体、ROM
*
二、存储器的主要性能指标
容量(S)：能存储的二进制信息总量，常以字节(B)为单位
01
速度(B)：常用带宽、存取时间或存取周期表示 存取时间(TA)—指MEM从收到命令到结果输出所需时间； 存取周期(TM)—指连续访存的最小间隔时间，TM=TA+T恢复
&
&
11
*
练习1—某SRAM芯片容量为4K位，数据引脚(双向)为8根，地址引脚为多少根？若数据引脚改为32根，地址引脚为多少根？
*芯片相关参数： 存储阵列容量—
(2)SAM芯片参数与结构
数据引脚数量— 地址引脚数量—
*
*SRAM芯片结构组织： --以Intel 2114 SRAM芯片为例 参数—容量=1K×4位，数据引脚=4根(双向)，地址引脚=10根
…
…
…
存储元
存储元
…
…
…
存储元
存储元
64行×64列
……
存储元
存储元
存储元
存储元
……
13
*
3、SRAM芯片的读写时序
*读周期时序： (存储器对外部信号的时序要求)
tA
tRC
地址
CS
I/O1~4
WE
tOTD
tCO
tCX
数据出
SRAM—CS有效时开始读操作、CS无效时结束读操作
13
*
*写周期时序：
*片选与控制电路： 片选—MEM常由多个芯片组成，读/写操作常针对某个芯片
计算机组成原理-第3章_存储系统
存储周期 RW 刷新1 RW 刷新2 …
500ns 500ns
刷新间隔2ms
用在低速系统中
各刷新周期分散安排 在存取周期中。
… RW 128 RW
例如上图所示的DRAM有128行，如果刷新周期为 2ms，则每一行必须每隔2ms÷128=62.5us进行一次。
5、存储器控制电路
DRAM刷新需要硬件电路支持，它们集成在一个芯片 上，形成DRAM控制器，是CPU和DRAM间的接口电路。
写周期：实现写操作，要求CS和WE同时有效，有效期间地址 和数据信号不能变化；为了保证CS和WE变为无效前能把数据 可靠的写入，数据必须提前一段时间在数据总线上稳定存在； 而在WE变为高电平后再经过一段时间地址信号才允许改变。
*** DRAM存储器
1、DRAM存储元的记忆原理
SRAM存储器的存储元是一个 触发器，它具有两个稳定的状态。
外存储器：简称“外存”，大容量辅助存储器；磁表面存储
器或光盘存储器；存放需联机保存但暂时不需要的程序和数 据。容量从几十MB到几百GB，甚至更大。存取速度为若干
ms。
其他功能的存储器：如微程序控制器的控存、在显示和印刷 输出设备中的字库和数据缓冲存储器。
*** 主存储器的技术指标
主要性能指标：存储容量、存取时间、存储周期和存储器带宽。
地址信息到达时，使T5、T6、T7、T8导通，存储 元的信息被送到I/O与I/O线上， I/O与I/O线接上一个 差动读出放大器，从其电流方向，可以得出所存信息 是“1”或“0”。也可I/O或I/O一端接到外部，看其 有无电流通过，得出所存信息。
扩充：存储芯片规格的表示
在很多内存产品介绍文档中，都会用M×W的方式来表示芯 片的容量。
计算机组成原理(第三版)第 3 章 存储器及存储系统
16
3.2 主存储器
• 主存储器按其功能可分为RAM和 ROM。
一 二 随机存取存储器RAM 只读存储器ROM
INFO DEPT@ZUFE HANGZHOU.CHINA
17
一、随机存取存储器RAM
MM
Y0
Bm-1
Y1
……
B0
An-1…A0
M A R
M A D
…
Y2n-2
Y2n-1
…
CS
WE
R/W读写 控制电路
INFO DEPT@ZUFE HANGZHOU.CHINA
9
三、存储器的层次结构
1.分级原理： 根据程序执行的集中性和局部性原理而构建的分层结构。信 息流动分规律为从低速、大容量层次向高速、小容量层次流动 ，解决速度、价格、价格这三者之间的矛盾，层次间信息块的 调度由硬件和软件自动完成，其过程对用户透明。 2.三级存储管理系统： • Cache： • ·采用TTL工艺的SRAM，哈佛结构； • ·采用MOS工艺的SRAM，指令与数据混存，其与内存之间信息块 的调度（几十字节）全由Cache控制器硬件完成。 • 主存： • ·ROM常用FROM，E2PROM等构成； • ·RAM常用DRAM构成，RAM和ROM采用统一编码。 • 虚存： • 采用磁盘存储器，主存+OS中的存储器管理软件联合构成，其 信息块常用页、段表示，其间的信息块调度由管理软件完成。
字线
数 据 线 Cd
T
C
单管MOS动态存储器结构
INFO DEPT@ZUFE HANGZHOU.CHINA
29
（2）DRAM存储器
RAS CAS WE OE 定时和控制
4M×4位的DRAM
第3章 半导体存储器
② 外存储器是不直接和CPU相联系的存储器，也可归 类为外部设备。 特点：存储容量大，但存储速度慢。其存储容量从几百兆
比特到几十吉比特，寻址时间为若干毫秒。外存储器由软
磁盘、硬磁盘及光盘等组成，不属本章的讨论内容。 ③缓冲存储器位于主存与CPU之间。 特点：其存取速度非常快，但存储容量更小，可用来解决 存取速度与存储容量之间的矛盾，提高整个系统的运行速 度；
（2） 最大存取时间
内存储器从接收、寻找存储单元的地址码开始，到
它取出或存入数码为止所需的时间叫做存取时间。通常 手册上给出该常数的上限值，称为最大存取时间。最大 存取时间愈短，存储器的工作速度就愈高。因此，它是 存储器的一个重要参数。半导体存储器的最大存储时间
为几纳秒至几十纳秒。
（3）功耗
半导体存储器的功耗包括“维持功耗”和“操作功耗”， 应在保证速度的前提下尽可能地减少功耗，特别要减少“维 持功耗”。 （4）可靠性
第3章 3.1
半导体存储器 概述(P234)
3.1.1 存储器的分类
1．常见分类 ① 按存储介质分类——磁芯存储器、半导体存储器、光电存储 器、磁膜、磁泡和其它磁表面存储器以及光盘存储器等。 ② 按存取方式分类——随机存储器(内存和硬盘)、顺序存储器 (磁带)。 ③ 按存储器的读写功能分类——只读存储器(ROM)、随机存 储器(RAM)。 ④ 按信息的可保存性分类——非永久记忆的存储器、永久性记 忆的存储器。 ⑤ 按存储器在计算机系统中的作用分类——主存储器、辅助存 储器、缓冲存储器、控制存储器等。
所以 ：一片 6116的存储容量为2K×8位，即 2KB。 常用的静态RAM芯片还有6264、62256、628128、 628512、6281000等。它们的存储容量分别为8K×8、 32K×8、128K×8、512K×8、1M×8。
计算机组成原理_第三章
第三章 存储器及存储系统3.1 存储器概述3.1.1存储器分类半导体存储器 集成度高 体积小 价格便宜 易维护 速度快 容量大 体积大 速度慢 比半导体容量大 数据不易丢失按照 存储 介质 分类磁表面存储器激光存储器随机存储器 主要为高速缓冲存储器和主存储器 存取时间与存储元的物理位置无关 (RAM)按照 存取 方式 分类串行访问存 储器 SAS 只读存储器 (ROM)存取时间与存储元的物理位置有关 顺序存取器 磁带 直接存储器 磁盘 只能读 不能写 掩模ROM: 生产厂家写可编程ROM(PROM): 用户自己写 可擦除可编程ROM EPROM :易失性半导体读/写存储器按照 可保 存性 分类存储器非易失性 存储器包括磁性材料半导体ROM半导体EEPROM主存储器按照 作用 分类辅助存储器缓冲存储器 控制存储器3.1.23级结构存储器的分级结构Cache 高速缓冲 存储器 主 存 主机 外 存1 高速缓 冲存储器 2 主存 3 外存CPU 寄 存 器3.2主存储器3.2.1 主存储器的技术指标1 存储容量 字存储单元 字节存储单元 2 存取时间 字地址 字节地址访问 写操作/读操作从存储器接收到访问命令后到从存 储器读出/写 入所需的时间 用TA表示 取决于介质的物理特性 和访问类型 3 存取周期 完成一次完整的存取所需要的时间用TM表示 TM > TA, 控制线路的稳定需要时间 有时还需要重写3.2.2 主存储器的基本结构地 址 译 码 器地址 CPUn位2n位存储体 主存 m位 数据寄存器 m位 CPUR/W CPU 控制线路3.2.3 主存储器的基本操作地址总线k位MAR数据总线n位主存容量 2K字 字长n位MDRCPUread write MAC 控制总线主存3.3半导体存储芯片工 艺速度很快 功耗大 容量小 PMOS 功耗小 容量大 电路结构 NMOS 静态MOS除外 MOS型 CMOS 静态MOS 工作方式 动态MOS 静态存储器SRAM 双极型 静态MOS型 双极型依靠双稳态电路内部交叉反馈的机制存储信息TTL型 ECL型存储 信息 原理动态存储器DRAM 动态MOS型功耗较小,容量大,速度较快,作主存3.3.1 静态MOS存储单元与存储芯片1.六管单元 1 组成T1 T2 工作管 T2 T4 负载管 T5 T6 T7 T8 控制管 XY字线 选择存储单元 T7 WY地址译码线 X地址 译码线Vcc T3 T4 A T1 T2 T8 W B T6T5WW 位线完成读/写操作2 定义 “0” T1导通 T2截止“1” T1截止 T2导通X地址 译码线Vcc T3 T4 A T1 T7 T2 T8Y地址译码线3 工作 XY 加高电平 T5 T6 T7 T8 导通 选中该 单元T5T6 BWW写入 在W W上分别读出 根据W W上有 加高 低电平 写1/0 无电流 读1/04保持XY 加低电平 只要电源正常 保证向导通管提供电流 便能维 持一管导通 另一管截止的状态不变 称静态2.静态MOS存储器的组成1 存储体 2 地址译码器 3 驱动器 4 片选/读写控制电路存储器外部信号引线D0 A0传送存储单元内容 根数与单元数据位数相同 9地址线 选择芯片内部一个存储单元 根数由存储器容量决定7数据线CS片选线 选择存储器芯片 当CS信号无效 其他信号线不起作用 R/W(OE/WE)读写允许线 打开数据通道 决定数据的传送方向和传 送时刻例.SRAM芯片2114 1K 4位Vcc A7 A8 A9 D0 D1 D2 D3 WE1外特性18 12114 1K 410 9地址端 数据端A9 A0 入 D3 D0 入/出 片选CS = 0 选中芯片 控制端 = 1 未选中芯片 写使能WE = 0 写 = 1 读 电源 地线A6 A5 A4 A3 A0 A1 A2 CS GND2内部寻址逻辑寻址空间1K 存储矩阵分为4个位平面 每面1K 1位 每面矩阵排成64行 16列 64 16 64 16 6 行 位 行 译 X0 地 1K 1K 码址 X63 X63 Y0 Y1564 161K64 161K列译码 4位列地址两 级 译 码一级 地址译码 选择字线 位线 二级 一根字线和一组位线交叉 选 择一位单元W W W WXi读/写线路 Yi存储器内部为双向地址译码 以节省内部 引线和驱动器 如 1K容量存储器 有10根地址线 单向译码需要1024根译码输出线和驱动器双向译码 X Y方向各为32根译码输出线和 驱动器 总共需要64根译码线和64个驱动器3.3.2 动态MOS存储单元与存储芯片1.四管单元 1 组成T1 T2 记忆管 C1 C2 柵极电容 T3 T4 控制门管W T3 T1C1 C2W A B T2 T4字线 W W 位线 Z 2 定义 “0” T1导通 T2截止 C1有电荷 C2无电荷 “1” T1截止 T2导通 C1无电荷 C2有电荷 3 工作 Z 加高电平 T3 T4导通 选中该单元Z写入 在W W上分别加高 低电平 写1/0 读出 W W先预 充电至高电平 断开充电回路 再根据W W上有 无电流 读1/0 W T3 T1C1 C2T4 T2W4保持Z 加低电平 需定期向电容补充电荷 动态刷新 称动态 四管单元是非破坏性读出 读出过程即实现刷新Z2.单管单元 C 记忆单元 T 控制门管 1 组成Z 字线 W 位线 W T Z C2定义“0” C无电荷 电平V0 低 “1” C有电荷 电平V1 高3工作写入 Z加高电平 T导通 读出 W先预充电 断开充电回路 Z加高电平 T导通 根据W线电位的变化 读1/0 4 保持 Z 加低电平 单管单元是破坏性读出 读出后需重写3.存储芯片例.DRAM芯片2164 64K 1位 外特性GND CAS Do A6 16 1 A3 A4 A5 A7 9 82164 64K 1空闲/刷新 Di WE RAS A0 A2 A1 VccA7—A0 入 分时复用 提供16位地址 数据端 Di 入 Do 出 = 0 写 写使能WE 高8位地址 = 1 读 控制端 行地址选通RAS =0时A7—A0为行地址 片选 列地址选通CAS =0时A7—A0为列地址 电源 地线 低8位地址 1脚未用 或在新型号中用于片内自动刷新 地址端动态存储器的刷新1.刷新定义和原因 定期向电容补充电荷 刷新动态存储器依靠电容电荷存储信息 平时无电源 供电 时间一长电容电荷会泄放 需定期向电容 补充电荷 以保持信息不变 注意刷新与重写的区别 破坏性读出后重写 以恢复原来的信息 非破坏性读出的动态M 需补充电荷以保持原来的 信息2.最大刷新间隔 2ms 3.刷新方法各动态芯片可同时刷新 片内按行刷新 刷新一行所用的时间 刷新周期 存取周期4.刷新周期的安排方式 1 集中刷新 2ms内集中安排所有刷新周期R/W R/W50ns刷新 刷新 2ms 死区用在实时要 求不高的场 合2分散刷新用在低速系 统中各刷新周期分散安排在存取周期中 R/W 刷新 R/W 刷新100ns3异步刷新 各刷新周期分散安排在2ms内 每隔一段时间刷新一行每隔15.6微秒提一次刷新请求 刷新一行 2毫秒内刷新完所有 15.6 微秒 行例. 2ms 128行R/W R/W 刷新 R/W R/W 刷新 R/W 15.6 微秒 15.6 微秒 15.6 微秒 刷新请求 刷新请求 DMA请求 DMA请求用在大多数计算机中3.3 只读存储器1掩模式只读存储器 MROM采用MOS管的1024 8位的结构图 UDDA0 A1 A90 地 址 译 1 码 驱 动 1023 器读出放大器读出放大器cs D7D0D12可编程读存储器 PROM用户可进行一次编程 存储单元电路由熔丝 相连 当加入写脉冲 某些存储单元熔丝熔 断 信息永久写入 不可再次改写3.EPROM 可擦除PROM用户可以多次编程 编程加写脉冲后 某些存 储单元的PN结表面形成浮动栅 阻挡通路 实 现信息写入 用紫外线照射可驱散浮动栅 原 有信息全部擦除 便可再次改写4.EEPROM 可电擦除PROM 既可全片擦除也可字节擦除 可在线擦除信息 又能失电保存信息 具备RAM ROM的优点 但写 入时间较长 .NOVRAM 不挥发随机存取存储器 实时性好 可以组成固态大容量存储装置 Flash Memor 闪存 集成度和价格接近EPROM,按块进行擦除 比普 通硬盘快的多3.4 主存储器组织存储器与微型机三总线的连接 1 数据线D0 2 地址线A0 3.片选线CS 连接地址总线高位ABN+1 4 读写线OE WE(R/W) 连接读写控制线RD WR微型机n nDB0 AB0Nn连接数据总线DB0ND0 A0 CSnNN连接地址总线低位AB0ABN+1 R/ WR/ W 存储器1存储器芯片的扩充用多片存储器芯片组成微型计算机系统所要求的存储器系统 要求扩充后的存储器系统引出线符合微型计算机 机的总线结构要求 一.扩充存储器位数 例1用2K 1位存储器芯片组成 2K 8位存储器系统 例2用2K 8位存储器芯片组成2K 16位存储器系统例1用2K 1位存储器芯片组成 2K 8位存储器系统当地址片选和读写信号有效 可并行存取8位信息例2用2K 8位存储器芯片组成2K 16位存储器系统D0D8715D0 R/W CE A0107R/W CE A010D0 R/W CE A0107地址片选和读写引线并联后引出 数据线并列引出二.扩充存储器容量字扩展法例用1K 4位存储器芯片组成4K 8位存储器系统存储器与单片机的连接存储器与微型机三总线 的一般连接方法和存储器 读写时序 1.数据总线与地址总线 为两组独立总线AB0 DB0NDB0 AB0n ND0 A0 CSn NABN+1 R/ W 微型机 地址输出 数据有效采 样 数 据R/ W 存储器nR/W2.微型机复用总线结构 数据与地址分时共用一 组总线AD0nD0Di Qi G 地址 锁存器nA0nALE R/W 单片机R/W 存储器ALE锁 存地 址 数据 有效 采 样 数 据 地址 输出 存锁 址地AD0n地址 输出数据 有效 采 样数 据R/W半导体存储器逻辑设计需解决 芯片的选用 地址分配与片选逻辑 信号线的连接例1.用2114 1K 4 SRAM芯片组成容量为4K 8的存储 器 地址总线A15 A0 低 ,双向数据总线D7 D0 低 ,读/写信号线R/W 1.计算芯片数 1 先扩展位数 再扩展单元数 2片1K 4 1K 8 8片 4组1K 8 4K 82 先扩展单元数 再扩展位数4片1K 4 4K 4 4K 8 2组4K 4 2.地址分配与片选逻辑存储器寻址逻辑8片芯片内的寻址系统(二级译码) 芯片外的地址分配与片选逻辑 由哪几位地址形成芯 片选择逻辑 以便寻 找芯片为芯片分配哪几位地址 以便寻找片内的存储单元 存储空间分配4KB存储器在16位地址空间 64KB 中占据 任意连续区间芯片地址 任意值 片选 A15…A12A11A10A9……A0 0 0 0 …… 0 0 0 1 …… 1 0 1 0 …… 0 0 1 1 …… 1 1 0 0 …… 0 1 0 1 …… 1 1 1 0 …… 0 1 1 1 …… 164KB1K 1K 1K 1K 4 4 4 4 1K 1K 1K 1K 4 4 4 44KB需12位地址 寻址 A11— A0低位地址分配给芯片 高位地址形成片选逻辑 芯片 芯片地址 片选信号 片选逻辑 1K A9 A0 CS0 A11A10 A11A10 1K A9 A0 CS1 A11A10 1K A9 A0 CS2 1K A9 A0 CS3 A11A103.连接方式1 扩展位数 2 扩展单元数 4 形成片选逻辑电路D7~D4 D3~D0 4 4 4 1K 4 4 R/W 1K 4 4 4 1K 4 4 4 1K 4 43 连接控制线1K 4 A9~A0 CS0 10 CS11K 4 10 CS21K 4 10 CS31K 4 10A11A10A11A10A11A10A11A10例2.某半导体存储器 按字节编址 其中 0000H 07FFH为ROM区 选用EPROM芯片 2KB/片 0800H 13FFH为RAM区 选用RAM芯片 2KB/片和1KB/片 地址总线A1 A0 低 给出地址分配和片选逻辑1.计算容量和芯片数ROM区 2KBRAM区 3KB2.地址分配与片选逻辑 存储空间分配 先安排大容量芯片 放地址低端 再安排小容量芯片便于拟定片选逻辑64KBA15A14A13A12A11A10A9…A00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 0 …… 0 …… 1 …… 0 …… 1 0 … 0 1 … 12K 2K 1KROM 5KB 需13 位地 RAM 址寻 址低位地址分配给芯片 高位地址形成片选逻辑 芯片 芯片地址 片选信号 片选逻辑 2K A10 A0 CS0 A12A11 2K A10 A0 CS1 A12A11 1K A9 A0 CS2 A12A11 A10 A15A14A13为全03.4.2 高速缓冲存储器。
计算机组成原理第3章习题参考答案解析
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3.4.2 Cache的基本操作
Cache和其它存储器一样，有读和写两种基本操作。 1．读操作
2．写操作(1)通写（Write-Through）法。即每次写入Cache时，同
时也写入主存，使主存与Cache相关单元的内容始终保持一致。 (2)改进通写（Improve Write-Through）法。如果对Cache写入 的后面紧接着进行的是读操作，那么在主存写入完成前即让CPU 开始下一个操作， (3)回写（Write-Back）法。Cache行数据只 要在它存在期间发生过对它的写操作，那么在该行被覆盖前必须 将其内容写回到对应主存位置中。
可擦除可编程只读存储器具有可擦除功能，擦除后可再写入。 （4）电可擦除的EEPROM （5）快擦写存储器（Flash Memory）
3.3 PC系列机的存储器
3.3.1 8086 系统存储器结构
8086 CPU具有20根地址线，因此可寻址的存储器空间为1M （220）字节。此存储空间按字节编址，也就是说每一个字节单元 具有一个惟一的20位的物理地址，整个存储器空间的地址范围就
（3）字位扩展
在构成一个实际的存储器时，往往需要同时进行位扩展和字 扩展才能满足要求。
ห้องสมุดไป่ตู้
2.CPU与存储器的连接 采用线选法，即使用CPU地址总线中某些高位线作为存储器芯 片的片选信号。 采用译码法，即剩余高位地址线经过译码后作为各芯片的片 选信号，译码法又有全译码和部分译码两种，
3.3.3 内存储器的分体结构 在计算机中要求内存系统能够实现单字节数据操作，也能实 现多字节数据操作，为此，在PC系列微机中使用分体结构来组织 内存系统。 （1）8086微机的内存分体 8086 CPU有20条地址线，可直接寻址1MB的内存地址空 间。为了实现对内存的一次访存操作，既可以处理一个16位字， 也可以只处理一个字节。8086 CPU在组织1MB的存储器时，其 空间实际上被分成两个512K的存储体，分别叫做“偶地址存储体”
2．按存储介质分类
根据存储器使用的存储介质的不同，存储器分为半导体存储器、磁 表面存储器和光存储器等。
3．按信息存取方式分类
根据存储器存取信息的不同方式，存储器可分为随机存储器 （RAM）、只读存储器（ROM）、顺序存取存储器（SAM）和
直接存取存储器（DAM）。
3.1.2主存储器的性能指标
存储器的主要性能指标有。 1．容量。DDR SDRAM内存容量大多为64MB，128MB，
256MB、512MB和1024MB容量。
2．速度。内存速度一般用存取一次数据的时间 。 3．内存的奇偶校验。 4．内存的电压。 5．内存的数据宽度和带宽。数据宽度指内存同时传 输数据的位数， 6.CAS。CAS 是等待时间。意思是CAS信号需要经过
多少个时钟周期之后才能读写数据。
3.2半导体存储器
2. 只读存储器的组成
ROM的组成与RAM相似，一般也是由地址译码电路、存储矩阵、读
出电路和控制电路等部分组成。 3．只读存储器的分类
(1)掩模式只读存储器（Mask ROM）
掩膜式只读存储器ROM由生产厂家采用二次光刻掩膜技术写入信息， 一次性制造，永久保存，只能读出不能改写。 (2)可编程只读存储器（PROM） 可编程只读存储器只允许写入一次，所以也被称为“一次可编程只 读存储器”。 （3） 紫外线擦除的ROM（EPROM）
是0～220，使用十六进制表示即00000H～FFFFFH。
8086系统中，将1M字节的存储空间分成两个512K字节的存储 体，一个存储体的地址均为偶数，称为偶地址存储体，另一个存
储体的地址均为奇数，称为奇地址存储体。
对于任何一个存储体，只需要19位地址码（A19～A1）就够了，最 低位A0则用来区分当前访问的是哪一个存储体。
和“奇地址存储体”。
（2）80386、80486的内存分体 80386、80486 CPU数据总线为32位，为了实现8位、16位、32位数 据的一次访问操作，其内存系统分为4个存储体，每个存储体容 量为1GB，分别接至32位数据总线的8位数据线，系统地址总线
的A31～A2分别与4个存储分体直接相连。
3.5.3 存储器的工作方式和层次
1. 存储器的工作方式 计算机中的物理存储器，是一个字节类型的线形数组。每一个 字节占用一个惟一的地址，称为该字的物理地址。 80386以后的微处理器均支持3种工作方式，即实地址方式、虚 地址保护方式和V86方式。
2.存储器的层次
一般存储系统由三类存储器构成两个层次，一个是主存-辅存层 次，另一个是高速缓存-主存层次。 （1）主存-辅存层次 这个层次主要解决存储系统的容量问题。 （2）高速缓存-主存层次 这个层次主要解决存储器速度问题。
第3章 半导体存储器
存储器是计算机系统的重要组成部件，用于存储 程序和数据信息．存储器的容量和速度直接影响计算 机系统的性能。
退出
3.1 存储器概述 3.2 半导体存储器 3.3 PC系列机的存储器 3.4 高速缓存系统简介 3.5 虚拟存储系统简介
3.1 半导体存储器
3.1.1存储器的类型 1．按用途分类 计算机中的存储器按其用途可分为两大类：内部存储器（简称内存、 主存）和外部存储器（简称外存、辅存）。
（3）Pentium系列微机的内存分体 Pentium系列CPU内存分体结构和80386、80486内存分体结构 类似。 Pentium系列CPU的数据总线是64位，内存分为8个存储体， 由地址总 线的A2 、A1 和A0 译码产生BE7 ～BE0 共8路控制信号控制8个存储分体 的工作。
3.4.1 Cache工作原理
3.2.1随机读写存储器RAM 1. 静态RAM 基本存储电路
2.静态RAM的读/写过程 (1) 读出过程 (2) 写入操作
4．动态随机存取存储器DRAM 动态RAM 芯片是以MOS 管栅极电容充电状态来存 储信息的。其基本单元电路以单管较为常用。
3.2.2只读存储器ROM 1. 只读存储器存储信息的原理 图是ROM的基本存储电路，它可以看成是一个单向 导通的选择开关电路，当行选择信号（字线）为高电 平时，如果电子开关S是断开的，位线D上将输出信息 “1”；
3.5.2虚拟存储器地址映像
实现虚拟存储器的关键是自动而快速地实现虚拟地址向内存物 理地址的变换，通常把这种地址变换叫做程序定位或地址映像。 （1）页式映像
（2）段式映像
段式虚拟存储系统中，每个任务和进程对应一个段表，段表由 若干段表项组成，每个段表项对应一个逻辑段，内含地址映像信 息等内容。
（3）段页式映像
3.5 虚拟存储系统简介
采用虚拟存储器技术，可以解决计算机存储系统对 存储容量、单位成本和存取速度的要求，取得了三者 之间的最佳平衡。 3.5.1虚拟存储器基本原理 “虚拟”有两层含义：一是在物理上是不存在的， 二是用户看不见切换过程。操作系统根据程序执行的 要求和内存的实际使用情况，随机地对每一个程序进 行换入/换出。这样，就给用户提供了一个比真实的内 存空间大得多的地址空间。 虚拟存储器的含义是指程序编程使用的逻辑存储 空间，其大小由微处理器内部结构确定，如80486的最 大虚拟存储空间为64TB（246B）。
3.3.2 CPU与存储器的连接
1.存储器的扩展
在设计存储器时，首先需确定存储器的总容量，即字数×位 数 在计算机中往往允许两种编址方法：按字节编址、按字编址。 （1）位扩展 如果存储器芯片的位数小于存储器所要求的位数，就需要进 行位扩展。 （2）字扩展（存储容量扩展） 单片存储器芯片的容量总是有限的，需要用若干芯片组成容 更大的存储器，称为字扩展，即存储容量的扩展，