版图设计基础new

绘图层
• • • • • • • • • • N阱层（N Well） 有源区层（Active） 多晶硅栅层（Poly） P选择层（P Select） N选择层（N Select） 接触孔层（Contact） 通孔层（Via） 金属层（Metal） 文字标注层（Text） 焊盘层（Pad）
N阱层（N well）
• 多晶硅接触孔：用来连接第一层金属和多晶硅栅，其形状 通常也是正方形
通孔：用于相邻两金属层的连接，其形状也是正方形。在面积允许 的情况下应尽可能多的打通孔 在版图设计中，接触孔只有一层，而通孔可能需要很多层。连接 第一层和第二层金属的通孔表示为V1，连接第二层和第三层金属的 通孔表示为V2
• 文字标注层 用于版图中的文字标注，目的是方便设计 者对器件、信号线、电源线、地线等进行 标注，便于版图的查看，尤其是在进行验 证的时候，便于查找错误的位置。在进行 版图制造的时候并不会生成相应的掩膜层 焊盘层 提供芯片内部信号到封装接脚的连接，其 尺寸通常定义为绑定导线需要的最小尺寸
active
poly
MASK poly
光刻胶 场氧 场氧 poly 场氧 SiO2
Pwell N well SiO2 P－type Si
MASK poly
光刻胶 场氧 场氧 poly 场氧 SiO2
Pwell N well SiO2 P－type Si
场氧
场氧
poly
场氧 SiO2
Pwell N well SiO2 P－type Si
接触孔层和通孔层
• 接触孔包括有源区接触孔（Active Contact）和多晶硅接 触孔（poly contact） • 有源区接触孔用来连接第一层金属和N+或P+区域，在版 图设计中有源区接触孔的形状通常是正方形。 • 应该尽可能多地打接触孔，这是因为接触孔是由金属形成， 存在一定的阻值，假设每个接触孔的阻值是R，多个接触 孔相当于多个并联的电阻
Pwell N well SiO2 P－type Si
P+ implant
光刻胶 场氧 场氧 poly 场氧 SiO2
Pwell N well SiO2 P－type Si S/D
Nwell Active
N well
Poly
P+ implant N+ implant Omicontact Metal
场氧
场氧
Si3N4
场氧 SiO2
Pwell N well SiO2 P－type Si
场氧
场氧
场氧 SiO2 Pwell N well
P－type Si
场氧
场氧
poly
场氧 SiO2
Pwell N well SiO2 P－type Si
N well Active
N well
Poly
P+ implant N+ implant Omicontact Metal
第四章
版图设计基础
版图设计的概念
版图(Layout)是集成电路设计者将设计并模拟 优化后的电路转化成的一系列几何图形，它包含 了集成电路尺寸大小、各层拓扑定义等有关器件 的所有物理信息。集成电路制造厂家根据这些信 息来制造掩膜。
版图是包含集成电路的器件类型、器件尺寸、器件之 间的相对位置及各个器件之间的连接关系等相关物理信息 的图形，这些图形由位于不同绘图层上的基本几何图形构 成。
active
MASK Active 光刻胶
MASK active
Si3N4
SiO2
N well SiO2 P－type Si
MASK Active 光刻胶
MASK active 光刻胶 Si3N4 SiO2
N well SiO2 P－type Si
光刻胶
光刻胶 Si3N4 SiO2
N well SiO2 P－type Si
版图设计（物理层设计）
• 版图设计的目标：实现电路正确物理连接，将设计好的 电路映射到硅片上进行生产。芯片面积最小，性能优化 （连线总延迟最小） 集成电路设计的最终目标
• 版图设计的重要性：
电路功能和性能的物理实现；
布局、布线方案决定着芯片正常工作、面积、速度； • 经验很重要。 版图设计包括： 基本元器件版图设计； 布局和布线； 版图检验与分析。
硅芯片上的电子世界--电容
• 电容：一对电极中间夹一层电介质的三明治结构； • 硅芯片上的薄膜电容：
几十微米
上电极：金属或多晶硅 氧化硅电介质 下电极：金属或多晶硅 硅片
• 集成电路中的集成电容
• 金属-金属（多层金属工艺，MIM） • 金属-多晶硅 • 多晶硅-多晶硅（双层多晶硅工艺,PIP）
I
VGS
V
VTP
D
G
O (b)
I IDS
VDS VGS VT
在模拟集成电路中MOS管可以做有源电阻，例如，把它的栅 极和漏极相连， MOS管始终处于饱和区就形成了一个非线性 电阻
• 集成电容 • * 两端元件，电荷的容器——Q=CV • * 最基本的无源元件之一，是电源滤波电路， 信号滤波电路，开关电容电路中必不可少 的元件
方块电阻： R=ρL/S=ρL/dW=(ρ/d)L/W R = ρ/d R=R L/W 方块电阻与半导体的掺杂水平和掺杂区的结深有关 对于集成电路来说，方块电阻是基本单位，量纲是Ω/ 只要知道材料的方块电阻，就可以根据所需要的电阻值计算 出电阻的方块数，即电阻条的长度和宽度比 栅极多晶：2-3 Ω/ ;金属：20-100m Ω/ 多晶：20-30 Ω/ ;扩散区：2-200 Ω/
P select
Poly
Active contact
metal1
N well
PMOS晶体管的版图
active N select
P select
Poly
Active contact
metal1
NMOS晶体管的版图
• 集成电路中的电阻分为:无源电阻和有源电阻， • 无源电阻通常是采用掺杂半导体或合金材料制作而成 • 有源电阻则是将晶体管进行适当的连接和偏置，利用晶体管在不同的 工作区所表现出来的不同电阻特性来做电阻
场氧
场氧
poly
场氧 SiO2
Pwell N well SiO2 P－type Si
Nwell Active
N well
Poly
P+ implant N+ implant Omicontact Metal
P+ implant active poly
MASK P+
光刻胶 场氧 场氧 poly 场氧 SiO2
“N阱”用来确定N型衬底的区域。
有源区层（Active） 有源区是晶体管的源区和漏区建立的基础源区和漏区是通 过多晶硅栅两旁的有源区来确定，有源区旁的场氧化区起隔 离作用。
N选择层和P选择层（N select 、P select）
MOS晶体管有源区是通过将N型杂质离子或P型 杂质离子注入到N选择层或P选择层掩膜定义的衬 底的区域中形成，所以N选择层或P选择层用来定 义覆盖包含有源区的区域 N选择层（P选择层）和有源区共同形成了扩散 区（ndiff 或diff，又称N+或P+）
• 金属-扩散区
• 多晶硅-扩散区 • PN结电容 • MOS电容:多晶硅栅极与沟道（源/漏极）
绘图层 •
版图设计师所需绘制版图的分层数目已经减小 到制版工艺所要求的最小数目，这个最小数目的 层称为绘图层。 • 绘图层数目的最小化，降低了CAD软件的计算 需求，减小了人为错误并简化了分层管理，生成 光学掩膜的掩膜层或者分层的形状有时会可能比绘图层多很多。附加的掩 膜层是从绘图层中自动生成的。 • 为了适应制造工艺的变化，掩膜层的尺寸可能 会根据绘图层做一定的调整。这个调整会由制版 工艺自动生成。所提到的“层”，都是指绘图层
P+ implant N+ implant active poly
omicontact
metal
Nwell Active Poly P+ implant
N well
N+ implant
Omicontact Metal
P+ implant N+ implant active poly
active N select
P型衬底
多晶硅电阻版图设计
• 比例电阻的版图结构 需5K,10K,15K电阻，采用5K单位电阻：
（2）扩散电阻 在源漏扩散时形成，有N+扩散和P＋扩散电阻。在CMOS N阱 工艺下，N+扩散电阻是做在PSUB上，P＋扩散是在N阱里。 N+扩散电阻 P+扩散电阻 N+ 接电源 PN结反 型隔离
P型衬底
硅芯片上的电子世界--电阻
• 电阻：具有稳定的导电能力（半导体、导体）；
• 芯片上的电阻：薄膜电阻；
宽度：微米 薄膜电阻
厚度：百纳米 硅片
电阻的版图设计 • MOS集成电路中的无源电阻
• 扩散电阻、多晶硅电阻、阱电阻
（1）多晶硅电阻 最常用，结构简单。在场氧（非薄氧区域）。 多晶硅电阻（poly） 电阻值：掺杂浓度、 多晶硅的厚度、 多晶硅的长宽比、
版图设计过程
（四）布线 • 模块位置确定之后，把各个模块的相应端口按一 定的规则和电路的要求，用互连线连接起来。布 线应达到下列要求： • 布线的总长度最短； • 分布均匀； • 布通率尽可能达到100％。 • 布线的优劣决定电路的工作速度和芯片面积大小。 决定VLSI芯片工作速度的主要因素，实际上往往 不是MOS或双极晶体管本身，而是互连线造成的 延迟。过长的互连线使电路性能降低。当自动布 线难以达到100％的布通率时，可用人机交互方 式进行人工干涉。
P－type Si
MASK Pwell 光刻胶 SiO2 光刻胶
P－type Si
光刻胶 SiO2
光刻胶 SiO2
P－type Si
SiO2
SiO2
N well
P－type Si
N well Active
N well
Poly
P+ implant N+ implant Omicontact Metal
P+接地 PN结反 型隔离
P型衬底
N阱
（3）阱电阻 阱电阻就是一N阱条，两头进行N+扩散以进行接触。 阱电阻（N- Well）
P型衬底
N阱
（4）MOS集成电路中的有源电阻 利用MOS管的沟道电阻。所占的芯片面积要比其他电阻小 的多，但它是一个非线性的电阻（电阻大小与端电压有关）。
IDS I + V S (a) VTN V VGS D O G S + V I
多晶硅栅层 • 栅极通常用多晶硅来进行沉积。 • 多晶硅还可以用来生成电阻 • 互连，电阻较大，仅用于内部单元，防止 走线太长而增加电阻值
金属层
• 金属层在集成电路芯片中起到互连的作用 • 金属层数的多少表示了集成电路芯片的复杂程度 • 在版图设计中，金属层用线条来表示，线条拐角 可以是90也可以是45，不同金属通常用M1、M2、 M3等来表示，并用不同的颜色的线条来进行区别 • 用来进行电源线和地线的布线。在布电源线的时 候，金属线条的宽度通常要大于设计规则中定义 的最小宽度，防止电流过大将金属线条熔断，造 成断路现象
版图设计过程
• 版图设计主要包括模块设计、芯片规划、布局、 布线等，是一个组合规划和巧拼图形的工作。 在一个规则形伏（一般为长方形）平面区域内 不重叠地布局多个模块（亦称部件），在各模 块之间按电路连接信息的要求逐行布线。版图 设计是从逻辑信息向几何信息的转换。
版图设计过程
（一）模块设计 • 芯片设计中最小的单位是元件，设计过程从元件，门， 基本单元，宏单元，芯片，从小到大进行。基本单元 和宏单元可视为模块。模块设计是最基本的环节。 （二）芯片规划 • 根据已知的模块数量和线网连接表来估算芯片面积， 其中模块大约占用一半，另一半用来作为布线通道。 三）布局 • 布局是指如何把各个模块合理地排布在芯片上，怎样 确定每个模块的最佳位置，以使占用芯片面积为最小 且布线结果又最好。
omicontact
A PMOS Example
metal
N well
P+ implant N+ implant active poly
Nwell Active
Nwell
Poly
P+ implant N+ implant Omicontact Metal
光
MASK Pwell 光刻胶 SiO2
N+ implant
active
poly
光
MASK N+
光刻胶 场氧 场氧 poly 场氧 SiO2
Pwell N well SiO2 P－type Si S/D
omicontact
Nwell
Active Poly P+ implant N+ implant Omicontact Metal
N well