3章-集成电路中的器件及其模型

减小连线RC延迟的措施
• • • • • 合理的连线设计 优化的按比例缩小 多层互连技术 采用新的低阻连线材料 采用新的低k介质材料
连线延迟的最终限制
本章结束
增加电源和地的接入点，减小R
互连线寄生效应的影响
2、线间电容引起的串话（串扰）
3、连线的RC延迟问题（集总RC）
连线的分布RC延迟模型
分布RC模型与集总RC模型的差别
电路模拟中近似的分布RC模型
互连线RC延迟的模拟结果
芯片面积增大引起的连线变化
采用多层互连技术
用铜互连和低k介质减小连线延迟
集成电容器
• 常用的几种电容结构 • 电容器的版图设计 • 电容器的寄生效应
三种电容：
• MOS电容
• 双层多晶硅（金属） 叠置电容
阱区MOS电容
多层金属垂直电容和水平电容
电容器的版图设计
电容器的寄生效应
集成电路中的互连线
• 连线寄生效应的影响： —连线存在着寄生电阻、电容。 —芯片面积增大使连线长度增加，连线RC延 迟影响加大。 —引起电路中的电压降损耗。 —总之，连线寄生效应对电路可靠性和速度 带来影响。 —因此，VLSI设计被视为面向互连线的设计
半导体集成电路
3.1 长沟道MOS器件模型
• 3.1.1 • 3.1.2 • 3.2.1 • 3.2.2 • 3.2.3 MOS晶体管阈值电压分析 MOS晶体管电流方程 MOS晶体管的亚阈值电流 MOS晶体管的瞬态特性 MOS器件模型
MOS晶体管的结构
MOS晶体管工作原理
MOS晶体管工作原理
2 简单电流方程
• 推导电流方程的一些近似处理 -缓变沟道近似、强反型近似 -只考虑漂移运动，忽略扩散电流 -假定载流子的表面迁移率是常数 -利用薄层电荷近似
根据高斯定理和欧姆定理：
线性区电流：
• 在VDS较小时，从源到漏都存在导电沟道，根 据电流连续，两边积分得到线性区电流： • 线性区电流：
与MOS工艺兼容的3种电阻结构
• n+或p+扩散电阻 • 50－150Ω/方块 • 存在对衬底的寄生电容
与MOS工艺兼容的3种电阻结构
• 多晶硅电阻 • 30－200Ω/方块
与MOS工艺兼容的3种电阻结构
• n阱电阻 • 1－10kΩ/方块
电阻器的版图设计
0.8μ m CMOS工艺电阻性能参数
集成电阻器
• 常用的几种电阻结构 • 电阻器的版图设计 • 寄生电阻（不要求）
L L R [ ] Wd S
d
L
L L R Rs [] W d W
n n0qn
1

其中，Rs=ρ/d为薄层电阻（或方块电阻）。 定义：长宽相等的一个方形半导体材料一边到另一边的电阻。 理想情况下，只与材料的ρ和d有关。 Rs的特征：任意大小的正方形边到边的电阻都一样。
xj
小尺寸MOS管的二级效应
• 饱和区沟道长度调制效应 • 沟道长度的减小，使得饱和漏电流随着漏 电压的增大而增大。 • 引入沟道长度调制因子λ 令L VDS L
Leff L L
2
饱和区 I D K (VGS VT ) (1 VDS )
线性区 I D K 2(VGS VT ) VDS VDS (1 VDS )


2 2F
四端MOS的完整电流方程
• 考虑衬底（体）电位的影响，即电流方程中引 入VBS后，得到较为复杂，但是更加精确的电 流方程，参见教材式（3.1-37）和（3.1-39）
阈值电压和导电因子的测量
• 固定电流法测VT
VT VGS (@ I D 0.1 A)
• 利用饱和区电流公式，测量导电因子K。
3.1.2 MOS晶体管的电流电压特性
• 漏电压对MOS特性的影响
栅电压高于阈值电压，沟道区形成导电沟道。
• 漏电压对MOS特性的影响
形成导电沟道后，加上漏电压Vds，形成横向电 场，沟道电子定向运动线性区
• 漏压不断增加，反偏pn结耗尽区不断扩展 • 漏压达到夹断电压，漏端沟道夹断
• 漏极电压继续升高，夹断区变宽，源 漏间电流不变，进入饱和区。
• 垂直方向能带图
MOS晶体管工作原理
• 沿沟道方向能带图
MOS晶体管阈值电压分析
• 阈值电压的定义： • 使沟道区源端半导体表面达到强反 型时所需要的栅压 • 是区分MOS器件导通和截止的分界 点
Switch Model of NMOS Transistor
半导体表面达到强反型的栅压-VT
不同工作区的本征电容
本征电容的简单分区模型
本征电容随VGS的变化
MOS晶体管的寄生电容（1）
栅-源、栅-漏覆盖电容
• 沟道长度减小，边缘效应影响加大
栅-衬底覆盖电容
MOS晶体管的寄生电容（2）
源、漏区pn结势垒电容
MOS晶体管的大信号瞬态模型
MOS晶体管瞬态分析的简化模型
MOS晶体管的小信号模型
• 体硅的亚阈值斜率一般不小于90mv/dec • SOI器件的S值可接近理论极限值60mv/dec
MOS晶体管的本征电容
MOSFET瞬态特性
与MOS晶体管有关的电容
Meyer电容模型：
线性区本征电容
极限情况，即反型层均匀分布时：
饱和区本征电容
CGS和CGD电容随VDS的变化
截止区的本征电容
简单电流方程的修正
• 考虑沿沟道方向耗尽层电荷（体电荷）的 变化，对简单方程进行修正 • 引入修正因子：δ,电流方程分别修正为：
1 2 I D VGS VT VDS 1 VDS 2
线性区
VGS VT ID 2 1
2
饱和区
• 带衬偏电压的阈值电压公式：
• 体效应引起的阈值电压变化：
体效应
• A negative bias Vbs =2.5V，causes VT to increase from 0.45V to 0.85V
体效应的应用
• 电路中不是所有器件的源和衬底均能够短 接，这个时候体效应引起阈值电压的变化， 影响电路性能 • 动态阈值控制电路中，通过调整衬底偏压， 动态改变器件的阈值电压，满足高速和低 功耗不同应用的需要。如P.91例
MOS晶体管性能的计算机模拟
• SPICE（Simulation Program with Integrated Circuit Emphasis） • Level-1 • Level-2 • Level-3 • Level-4
集成电路中的无源元件
• • • • 集成电阻器 集成电容器 集成电感器（不要求） 集成电路中的互连线
I D K VGS VT
• 为了避开（W/L）比对K测量结果的影 响，引入本征导电因子K‘。
1W K K , K eff Cox 2 L
• K’由具体的制作工艺决定 • 宽长比（W/L）由具体电路设计决定
MOS晶体管的亚阈值电流
亚阈值电流的表达式
亚阈值斜率
• 反映MOS晶体管亚阈值特性的关键参数 • 定义：亚阈值电流减小一个数量级所对应的栅 电压的变化 • 也叫做“亚阈值摆幅”，反映了MOS管从导 通到截止的转换特性
1、阈值电压公式(假设NMOS源端和衬底接地)
体效应对阈值电压的影响
• 如果衬底和源端之间有电压，阈值电压会发生 变化，也称为衬偏效应。 • NMOS器件一般加负的衬底偏压，即VBS<0，源 和衬底之间pn结反偏隔离 • 这样耗尽层展宽，阈值电压公式中耗尽层电荷 增加，阈值电压增加
• 引入体效应因子：
eff fT ( V V ) GS T 2 2 L
小尺寸MOS管的二级效应
• 短沟道效应（Short Channel Effect）： • 沟道长度越短，源、漏区PN结耗尽层电荷 占比增大，使得实际由栅压控制的耗尽层 电荷减小，造成阈值电压的下降。
VT ( SCE )
2 xdm ( 1 1) 2 F VBS L xj
I D gm VGS
gm 2KVDS 线性区
gm 2 K （VDS VT )饱和区
沟道电导（或漏电导）， 也即MOS管的输出电导 背栅跨导（或体跨导） 反映衬底对电流的影响
I D gd VDS
g mb I D VBS
适用小信号模型的场合？
MOS晶体管的特征频率
• MOS管允许的最高工作频率 • 对应：输入电容充放电的电流和MOS管的 输出电流相等时，所对应的频率。
饱和区电流：
• 当漏压增大到一定程度，漏端沟道夹 断，器件进入饱和区 • 夹断点处的电压称为漏饱和电压 VDsat＝VGS－VT， • 代入线性区电流公式，得到饱和区电 流：
电流方程：端电压形式
• 导电因子：K因子 • 端电压形式的电流方程体现了MOS器件的 源漏对称的特点
不同工作区域的电压关系
百度文库
连线的寄生电容
边缘效应和侧壁电容的影响
边缘效应对互连线电容影响
0.8μm工艺连线寄生电容典型值
寄生电容随特征尺寸减小的变化
特征尺寸减小，线间电容增大
连线的寄生电阻
增加引线孔数量，减小RCO
不同连线材料的电阻率
0.25um不同材料的薄层电阻
互连线寄生效应的影响 1、连线电阻的欧姆压降问题