数电总复习题1

一、填空题

1．(111001)2＝( 57 )10＝( 39 )16＝( 01010111 )8421BCD码

2．(21)10＝( 10101 )2

3．(52)10＝( 110100 )2＝( 01010010 )8421BCD码( 34 )16

4．(B2)16＝( 178 )10＝( 10110010 )2＝( 000101111000 )8421BCD码

5.（10110.01）2=（ 22.25 ）10（325）8 =（ D5 ）16

6.（2F）16 =（ 00101111 ）2=（ 57 ）8

7.（ 01011001 ）2 =（ 131 ）8 =（ 59 ）16 =（ 10001001 ）8421BCD

8.逻辑代数中有 AND 、 OR 、 NO 三种基本逻辑运算。

9.两变量函数F(A,B)的异或表达式和同或表达式为和。

10.在数字电路中，三极管通常工作在饱和导通和截止状态。

11.四个变量的逻辑函数的最小项共有 16 个，对于变量的任一组取值，任意两个最小项的乘积为 0 ，所有最小项的和为 1 。

12．下图中给出的是几种常用门电路

1)Y1＝ _ ____ , A、B中只要有一个值是0，Y1的值就为__0____。

2)Y2＝_______ , A、B中只要有一个值是0，Y2的值就为______。

3)Y3＝______ , A、B中只要有一个值是1，Y3的值就为______。

4)Y4＝______ , A、B中只要有一个值是1，Y4的值就为______。

5)当B＝0时，Y5＝_______ ；当B＝1时，Y5＝ _______。

6)当C＝0时，Y6＝_______ ；当C＝1时，Y6＝ _______。

7)当B＝0时，Y7＝_______ ；当B＝1时，Y7＝ _______。

8)Y8＝__A非_____，Y8的状态与B___无关____。

13.写出以下各电路的输出结果。

Y1＝___0_____ Y2＝__0______ Y3＝____1____ Y4＝____A非____

14.TTL电路是由_晶体管__组成的逻辑电路，并因此得名。CMOS电路以___NMOS管___为驱动管，以__PMOS管__为负载管；驱动管和负载管的_栅_极相连作为输入端，__漏__极相连作为输出端。

15.触发器有两个______稳定__状态，要使电路由一个状态转换到另一个状态，必须要有外加_____触发信号__ _。

16.要对16个输入信号进行编码，至少需要 4位二进制数码。

17.一个八选一的数据选择器有 8 个数据输入端， 3 个地址输入端。

18.BCD七段译码器输入的是 4 位二进制码。输出端有 7 个。

19．下图给出的是几种常用触发器。

1） FF 1是同步RS 触发器，Q 1n+1

＝__A______ ,时钟信号B 的__高电平______期间有效。 2） FF 2是维持阻塞型D 触发器，Q 2n+ 1

＝__A______ ,时钟信号B 的___上升_____沿到来后有效。 3） FF 3是主从JK 触发器，Q 3n+1

＝________ ,时钟信号B 的 下降 沿到来后有效。

20.由与非门组成的基本RS 触发器的输入信号和不得同时为___0_____,否则它们状态将____不定___ _。 21.同步RS 触发器和基本RS 触发器的区别是前者状态的翻转与时钟脉冲CP___有关_____，而后者与CP___ 无关 __ __。

22．触发器有 2 个稳定的输出状态，下降沿触发的JK 触发器的特性方程为 ，T 触发器只有 翻转 和 保持 两种逻辑功能。

23． 是构成计数器和寄存器的重要组成部分。

24.触发器是具有 存储 功能的单元电路，RS 触发器的特性方程是 ，T 触发器的特性方程为 ，T ’触发器具有 翻转 功能。 25.TTL 集成JK 触发器正常工作时，其d R 和d S 端应接 高 电平。

26.JK 触发器具有 置0 、 置1 、 翻转 和 保持 功能。

27．在数字系统中，根据逻辑功能特点的不同，数字电路可以分为 组合 逻辑电路和 时序 逻辑电路。 28.在数字电路中，编码器和译码器属于 组合 逻辑电路，而计数器和寄存器属于 时序 逻辑电路。

29.目前国产的集成逻辑门电路中，74LS00系列属于 TTL 类型逻辑门电路，CD4011属于 CMOS 类型逻辑门电路。

30.时序电路的特点是：在任何时刻的输出，不但与当时的__输入______状态有关，而且还与前一时刻的__输出_____ _状态有关。

31.按照计数器中各触发器受到计数脉冲控制的情况，可以分为 同步 计数器和 异步 计数器。

32.数码寄存器采用____并行____ 输入，____并行____ 输出。

33．寄存器分为 基本数码 寄存器和 移位 寄存器两种。 34． 移位 寄存器不但具有存储代码的功能，还具有移位功能。

35.下图是用D 触发器组成的左移寄存器，请将“串行输入端”、“串行输出端”、“并行输出端”分别填入图中相应位置的横线上。当D 随输入脉冲依次输入D 0D 1D 2D 3=1011时，经过四个CP 脉冲后，Q 0Q 1Q 2Q 3的状态为___1011_____。

二、选择题

1．通常，具有同样功能的TTL 电路比CMOS 电路工作速度___A_____。

A ．高

B ．相同

C ．低

D ．不确定 2．在不影响逻辑功能的情况下，TTL 与非门的多余端可____A/C____。 A ．接高电平 B ．接低电平 C ．悬空 D ．接地

3．在不影响逻辑功能的情况下，CMOS 或非门的多余端可____B____。 A ．接高电平 B ．接低电平 C ．悬空 D ．不确定 4．三极管的截止条件为___ B _____。

A ．U BE > U ON

B ．U BE < U ON

C ．U CE ＝ V CC

D ．U C

E < V CC 5.下列逻辑式属于与非式的是 B 。

A ．F=

AB C ⋅ B ．F= ABC C ．F= A B ⋅ D ．F= A B ⋅

6．增强型NMOS 管的截止条件为____ B ____。

A ．U GS > U T

B ．U GS < U T

C ．U DS ＝ V D

D D ．U DS < V DD 7.三逻辑变量的取值组合共有 C 种。

A ．4种

B ．6种

C ．8种

D ．16种 8．下列几种逻辑门中，可以用作反相器的是 B 。

A ．与门

B ．与非门

C ．或门 D.传输门 9．能够通过并联输出端实现线与的门电路是___A_____。

A ．集电极开路门

B ．普通与非门

C ．三态门 D.CMOS 传输门 10.能实现脉冲延时的电路是 B 。

A ．多谐振荡器

B ．单稳态触发器

C ．施密特触发器 D.CMOS 传输门

11．决定组合逻辑电路某一时刻输出的有关因素是__A______，而决定时序逻辑电路在某一时刻输出的有关因素是______C____；

A.该时刻的输入 B ．电路的历史状态 C.该时刻的输入和电路的历史状态 D ．电路的组成结构 12.下列逻辑电路中，不是组合逻辑电路的是 B 。

A ．译码器

B ．寄存器

C ．全加器 D. 数值比较器 13.下列数字部件中，属于组合逻辑电路的有（ C ）

A. 触发器

B. 计数器

C. 数据选择器

D. 移位寄存器 14.下列选项中，不属于组合电路的描述方法的是 （ D ）

A ．逻辑表达式

B ．真值表

C ．卡诺图

D 、状态转换图 15.8选1数据选择器有几个地址控制端。 （ C ）

A.1 B ．2 C.3 D ．4 16. 8421BCD 码译码器的数据输入线与译码输出线的组合是 B 。

A.4：16 B ．4：10 C.10：4 D ．16：4 17. 选择下图所示FF1～FF2中的一个或多个触发器填入空内。 （1）满足Q n+1

＝1的触发器是_______8_____________； （2）满足Q n+1

＝Q n

的触发器是_________1,0___________； （3）满足Q n+1

＝Q n

的触发器是________2,5,7,9____________； （4）满足D 触发器功能的是________3,6____________； （5）满足T 触发器功能的是_______4_____________。