基于宏功能模块的设计

片对锁相环的支持程度不同，但是基本的参数设置大致
相同，下面便举例说明altpll的应用。
（1）输入altpll宏功能模块
选择芯片和设置参考时钟
锁相环控制信号设置
输入时钟设置
（2）编译和仿真
锁相环电路
功能仿真波形
3.4.6 存储器模块
ROM（Read Only Memory，只读存储器）是存储器的一 种，利用FPGA可以实现ROM的功能，但其不是真正意义上 的ROM，因为FPGA器件在掉电后，其内部的所有信息都会 丢失，再次工作时需要重新配置。 Quartus II提供的参数化ROM是lpm_rom，下面用一个乘 法器的例子来说明它的使用方法，这个例子使用lpm_rom构 成一个4位×4位的无符号数乘法器，利用查表方法完成乘法 功能。
计数器74161设计举例
模10计数器
仿真结果
模10计数器仿真波形
设计举例: 基于LPM宏单元库的设计
任务 设计模24加法计数器 思路 配置lpm_counter宏模块
1 LPM宏单元库
Library of Parameterized Modules
LPM宏单元库 lpm_and lpm_bustri 与门 三态缓冲器
设置Lpm_mult模块
2 LPM设计举例
（1）输入lpm_counter宏模块
（2）设置lpm_counter宏模块
使用端口 异步清零aclr、时钟输入clock 数据输出q、进位输出cout 设定参数
LPM_MODULUS = 24
LPM_WIDTH = 5 LPM_DIRECTION = “UP”
LPM宏单元库
lpm_ff lpm_latch lpm_ram_dq 存储单元 storage D触发器 锁存器 输入/输出分开RAM
lpm_ram_io
lpm_rom lpm_shiftreg csfifo
源自文库
输入/输出复用RAM
ROM 移位寄存器 先入先出队列
csdpram
双口RAM
Lpm_mult模块
设置Lpm_counter端口
设置Lpm_counter参数
模24加法计数器
（3）编译和仿真
3.4 基于宏功能模块的设计
3.4.1 乘法器模块
Megafunction库是Altera提供的参数化模块库。从功能 上看，可以把Megafunction库中的元器件分为：

算术运算模块（arithmetic） 逻辑门模块（gates） 储存模块（storage） IO模块（I/O）
算数运算模块库
数据线、地址线宽度设置
控制端口设置
添加.mif文件
如下图所示是基于ROM实现的4位×4位的无符号数 乘法器电路图，其参数设置为： LPM_WIDTH=8 LPM_WIDTHAD=8 LPM_FILE=mult_rom.mif
仿真结果
3.4.7 其他模块
Maxplus2库主要由74系列数字集成电路组成，包括 时序电路宏模块和运算电路宏模块两大类，其中时序电 路宏模块包括触发器、锁存器、计数器、分频器、多路 复用器和移位寄存器，运算电路宏模块包括逻辑预算模 块、加法器、减法器、乘法器、绝对值运算器、数值比 较器、编译码器和奇偶校验器。 对于这些小规模的集成电路，在数字电路课程中有详细 的介绍。他们的调入方法和Megafunction库中的宏模块 是一样的，只是端口和参数无法设置。
lpm_clshift
lpm_constant 门单元 gates
组合逻辑移位器
常数产生器
lpm_decode
lpm_inv lpm_mux
解码器
反相器 多路选择器
busmux
mux lpm_or lpm_xor
总线选择器
多路选择器 或门 异或门
LPM宏单元库 lpm_abs lpm_add_sub 算术运算单元 arithmetic lpm_compare lpm_counter lpm_mult lpm_divide IO单元 pll 绝对值运算器 加/减运算器 比较器 计数器 乘法器 除法器 数字锁相环
lpm_counter计数器功能仿真波形
模24方向可控计数器电路
3.4.5 锁相环模块
参数化锁相环宏模块altpll以输入时钟信号作为参考信
号实现锁相，从而输出若干个同步倍频或者分频的片内 时钟信号。与直接来自片外的时钟相比，片内时钟可以 减少时钟延迟，减小片外干扰，还可改善时钟的建立时 间和保持时间，是系统稳定工作的保证。不同系列的芯
lpm_mult
参数化乘法器lpm_mult宏功能模块的基本参数表
（1）调用lpm_mult
（2）lpm_mult参数设置
输入输出位宽设置
乘法器类型设置
（3）编译仿真
8位有符号乘法器电路
功能仿真波形
3.4.3 计数器模块
计数器输出端口宽度和计数方向设置
计数器模和控制端口设置
更多控制端口设置