实验四二进制加法器的设计与实现一、实验目的
通过本实验掌握半加器和全加器的设计与实现方法,能够使用半加器或全加器设计并实现多为二进制加法运算。
二、实验内容
设计并实现4位串行进位加法器
三、实验过程及结果
1.建立位全加器模块库并实现封装
2.搭建4位全加器