混合信号仿真入门,VerilogA

-
cadence
混合信号电路设计流程
-
cadence
谢谢！
-
混合信号电路设计 Verilog－A介绍
-
主要内容
混合信号电路设计介绍
Verilog－A概述
Verilog－A应用
开关电容积分器 射频电路仿真
-
混合信号电路设计流程
-
cadence
设计方法
-
cadence
时间安排
-
cadence
建立行为模型？
从顶向下的设计 缩短设计周期 适应快速变化的需求 可重用的设计库
-
公开行为模型库
-
cadence
Verilog－A
发表于1996年；事实上的标准
描述模拟电路系统和单元的结构、行为
及特性参数的模块化硬件描述语言
其行为级模型能映射成SPICE网表，与 SPICE子电路的仿真编译相同
-
Verilog－A模块
-
Verilog-A vs.
module
<->
analog
-
开发模板
-
模拟开关
-
模块开发
命名规范 端口排列规范 参数化 编程规范 应用环境 测试验证
-
开关电容积分器
-
模拟开关行为模型
沟道电阻：R ＝ f（Vin, Vout, Vctrl) 时钟馈通：Cov 信号相关的开关动作：state controller
-
Lauwers
Miller运放
<->
electrical
<->
<+
<->
Verilog
module always reg <=
-
基本行为描述
线性 非线性 分段线性 积分 微分 事件驱动
-
模拟运算符
时间微分：ddt 时间积分：idt 时间延迟：delay Laplace变换：laplace_zp Z变换：zi_zp 离散滤波：transition，slew 模拟事件：timer，cross
-
Miller运放行为模型
-
仿真比较
-
Lauwers
射频电路仿真瓶颈
-
cadence
仿真策略
-
cadence
DCM (特征提取建模）
由精确仿真结果生成Verilog－A模型 基于模板，易于使用 纯表格模型，仿真时间短，精度可靠
-
DCM
-
Hale Waihona Puke Baidu
cadence
仿真时间比较
-
cadence
仿真结果比较