STM32的ADC的采样周期确定
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
11：PCLK2 8分频后作为ADC时钟
我们可对其进行设置例如：
RCC_ADCCLKConfig（RCห้องสมุดไป่ตู้_PCLK2_Div4）;
另外还有ADC时钟使能设置
RCC_APB2PeriphClockCmd（RCC_APB2Periph_ADC1|
RCC_APB2Periph_ADC2 |
RCC_APB2Periph_GPIOC，ENABLE）;
1.：先看一些资料，确定一下ADC的时钟：
（1）、由时钟控制器提供的ADCCLK时钟和PCLK2（APB2时
钟）同步。CLK控制器为ADC时钟提供一个专用的可编程预分频器。
（2）、一般情况下在程序中将PCLK2时钟设为与系统时钟相同
RCC_HCLKConfig（RCC_SYSCLK_Div1）;
RCC_PCLK2Config（RCC_HCLK_Div1）;
每个通道可以以
不同的时间采样。
总转换时间如下计算：
TCONV =采样时间+ 12.5个周期
例如：
当ADCCLK=36MHz和239.5周期的采样时间
TCONV = 239.5 + 12.5 = 252周期= 7μs
若你采样的是1KHz的正弦波信号，采样了10000个点，则其中就有
70个周期。
STM32 ADC采样频率的确定
STM32的ADC的采样周期确定
采样频率的确定
1.首先确定ADC的时钟，这里需要看你的RCC的设置。在采用固
件库的基础上，设定ADC的采样频率相对来说是很容易的。
（1）由时钟控制器提供的ADCCLK时钟和PCLK2（APB2时钟）
同步。CLK控制器为ADC时钟提供一个专用的可编程预分频器。
（2）一般情况下在程序中将PCLK2时钟设为与系统时钟相同
RCC_HCLKConfig（RCC_SYSCLK_Div1）;
RCC_PCLK2Config（RCC_HCLK_Div1）;
RCC_PCLK1Config（RCC_HCLK_Div2）;
（3）采样时间和转换时间
ADC使用若干个ADC_CLK周期对输入电压采样，采样周期数目可
以通过
ADC_SMPR1和ADC_SMPR2寄存器中的SMP［2:0］位而更改。
RCC_PCLK1Config（RCC_HCLK_Div2）;
（3）在时钟配置寄存器（RCC_CFGR）中有为ADC时钟提供一
个专用的可编程预分器
位15:14 ADCPRE：ADC预分频由软件设置来确定ADC时钟频率
00：PCLK2 2分频后作为ADC时钟
01：PCLK2 4分频后作为ADC时钟
10：PCLK2 6分频后作为ADC时钟
我们可对其进行设置例如：
RCC_ADCCLKConfig（RCห้องสมุดไป่ตู้_PCLK2_Div4）;
另外还有ADC时钟使能设置
RCC_APB2PeriphClockCmd（RCC_APB2Periph_ADC1|
RCC_APB2Periph_ADC2 |
RCC_APB2Periph_GPIOC，ENABLE）;
1.：先看一些资料，确定一下ADC的时钟：
（1）、由时钟控制器提供的ADCCLK时钟和PCLK2（APB2时
钟）同步。CLK控制器为ADC时钟提供一个专用的可编程预分频器。
（2）、一般情况下在程序中将PCLK2时钟设为与系统时钟相同
RCC_HCLKConfig（RCC_SYSCLK_Div1）;
RCC_PCLK2Config（RCC_HCLK_Div1）;
每个通道可以以
不同的时间采样。
总转换时间如下计算：
TCONV =采样时间+ 12.5个周期
例如：
当ADCCLK=36MHz和239.5周期的采样时间
TCONV = 239.5 + 12.5 = 252周期= 7μs
若你采样的是1KHz的正弦波信号，采样了10000个点，则其中就有
70个周期。
STM32 ADC采样频率的确定
STM32的ADC的采样周期确定
采样频率的确定
1.首先确定ADC的时钟，这里需要看你的RCC的设置。在采用固
件库的基础上，设定ADC的采样频率相对来说是很容易的。
（1）由时钟控制器提供的ADCCLK时钟和PCLK2（APB2时钟）
同步。CLK控制器为ADC时钟提供一个专用的可编程预分频器。
（2）一般情况下在程序中将PCLK2时钟设为与系统时钟相同
RCC_HCLKConfig（RCC_SYSCLK_Div1）;
RCC_PCLK2Config（RCC_HCLK_Div1）;
RCC_PCLK1Config（RCC_HCLK_Div2）;
（3）采样时间和转换时间
ADC使用若干个ADC_CLK周期对输入电压采样，采样周期数目可
以通过
ADC_SMPR1和ADC_SMPR2寄存器中的SMP［2:0］位而更改。
RCC_PCLK1Config（RCC_HCLK_Div2）;
（3）在时钟配置寄存器（RCC_CFGR）中有为ADC时钟提供一
个专用的可编程预分器
位15:14 ADCPRE：ADC预分频由软件设置来确定ADC时钟频率
00：PCLK2 2分频后作为ADC时钟
01：PCLK2 4分频后作为ADC时钟
10：PCLK2 6分频后作为ADC时钟