数字电子技术基础(数字电路)第五章触发器

传输延迟时间tpLH和tpHL：时钟脉冲CP上升沿至输出端新状 态稳定建立起来的时间。
最高触发频率fcmax： CP无论在高电平还是在低电平期间，触 发器内部都要完成一系列动作，需要一定的时间延迟，所以对 于CP最高工作频率有一个限制。
4. 其他电路结构的触发器
利用传输延迟的触发器
G12
利用门电路的传输延迟 时间实现边沿触发。 SR锁存器+ 引导门
R
Q
五、触发器的逻辑功能
不同逻辑功能的触发器国际逻辑符号
D CP 1D ＞ C1 Q Q
J CP K 1J ＞ C1 1K Q Q
D 触发器
T 1T Q Q
JK 触发器
S CP R 1S ＞C1 1R Q Q
CP ＞ C1
T 触发器
SR 触发器
1. D触发器
特性表
以输入信号和触发器的现态为变量，以 次态为函数的真值表，称特性表。
主锁存器维持原态不变。
TG3导通，TG4断开——从锁存器把Q的信号送Q端。
触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号
源自文库
2. 典型的主从D触发器集成电路
74HC/HCT74 中D触发器的逻辑图
C TG1 D TG G1 C C C CP C TG2 TG C C C TG3 TG C TG4 TG C G3 Q Q
G2 G3 E C G4 C
Q
Q G2
Q G2
(3) 逻辑功能
G1 Q TG2
TG1 D
D锁存器的功能表 E 0 D × Q
Q
功能 保持
不变 不变
Q G2
1 1
0 1
0 1
1 0
置0 置1
E=0, E=1,
Q不变
Q=D
(4) 工作波形
C D TG1 C C TG2
G1 Q C
D E
G2 G3 E C G4 C
TG3断开，TG4导通——从锁存器维持在原来的状态不变。
工作原理
(2) CP由0跳变到1 :
主锁存器 C G1 D TG1 C C TG2 Q C G3 TG3 C C TG4 从锁存器 Q Q
C =0，C=1，
C CP C
C
C
Q G2
G4
TG1断开，TG2导通——输入信号D 不能送入主锁存器。
数字电子技术基础
第五章 锁存器和触发器
一 二 三 四 五 六
基本双稳态电路
SR锁存器 D锁存器 触发器的电路结构和工作原理 触发器的逻辑功能 用Verilog HDL描述锁存器和触发器
第五章 锁存器和触发器
教学基本要求：
掌握锁存器、触发器的电路结构和工作原理 熟练掌握SR触发器、JK触发器、D触发器 及T 触发器的逻辑功能 正确理解锁存器、触发器的动态特性 了解锁存器和触发器的Verilog描述方法
概述
1. 什么是时序逻辑电路？
电路任意时刻的输出状态不仅和当前的输入信 号有关，而且与此前电路的状态有关。
结构特征: 由组合逻辑电路和存储电路组成,电路中存在反馈。
锁存器和触发器是构成时序逻辑电路的基本逻辑单元 。
2、锁存器与触发器
（1）共同点 有0 和1两个稳态，一旦状态被确定，能自行 保持。一个锁存器或触发器能存储一位二进制码。 （2）不同点 锁存器---对脉冲电平敏感的存储 E 电路，在特定输入脉冲电平作用下 改变状态。 E 触发器---对脉冲边沿敏感的存储电 路，在时钟脉冲的上升沿或下降沿 的变化瞬间改变状态。
G23 G4
R
K
G21
Q
G22
门G12 、G22的速度快，先打开。输出状态仍保持不变。
工作原理
（3）CP=1期间：
经过tpd引导门之后：
J
G12
G3
Q
S
G13 G11
S JQ
n
CP
G23 G4
R
R KQ
输出状态？
n
K
G21
Q
G22
仍保持不变！
Q Q n SQ n Q n
Q Qn RQn Qn
CP
CP
一、基本双稳态电路
1. 电路结构
G1 Q
反馈 电路有两个互补的输出端
G2 Q
Q端的状态定义为电路输出状态。
2、数字逻辑分析
——电路具有记忆1位二进制数据的功能。 如Q=1
如Q=0
VI10
G1
VO1
Q1 1
VI11
G1
VO1
Q 0 0
1
VI2 G2
VO2
Q 0
0
VI2 G2
VO2
Q 1
二、SR锁存器
S、R 已接收输入信号J、K！
（4）CP： 门G12 、G22的速度快，先关门。
G3 J
G12 Q S
G13 G11
S、R 未变，
S JQ
n
R KQ
输出状态随之改变：
n
CP K G4
R
G23
G21
Q
G22
Q
n+1
S RQ J Q KQ
n n
n
S
Q
经过tpd引导门之后，引导门封锁，状态保持。 结论：触发器只在CP下降沿到来时刻接受J、K 信号，而在其它时刻状态均保持不变。
S R Q
二、SR锁存器
2.门控SR锁存器
电路结构
G4 R Q4 G2 Q
基本SR锁存器
国标逻辑符号
R 1R E1 1S Q Q
E
E
Q S G3 Q3 G1
S
使能信号控制门电路
工作原理
E=0：状态不变
G4
E=1： Q3 = S
Q4 = R
R
Q4
G2 Q
状态发生变化。 S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0
触发脉冲宽度
tH tW Tcmin tpHL
C D
C1 1D
Q Q
传输延迟时间
tpHL
tpLH
传输延迟时间
3. 主从D触发器的动态特性
建立时间tSU：保证与D 相关的电路建立起稳定的状态，D必 须提前于时钟信号CP的上升沿就稳定在指定的逻辑电平上。
保持时间tH：保证D状态可靠地传送到Q，D在CP上升沿到来 之后还应保持一定时间。 触发脉冲宽度tW：保证内部各门正确翻转，时钟脉冲CP的宽 度不小于tW 。
(1) 逻辑电路图
C D TG1 C C TG2 C G1 Q
逻辑符号
D E
1D C1
Q
G3 E
C
C G4
G2
Q
Q
(2)工作原理 (a) E=1时
C D TG1 C C TG2 C
TG1 D G1 Q TG2
(b) E=0时 TG2导通， TG1断开 Q 不变
G1 D TG1 TG2 Q
G1 Q
TG1导通， TG2断开 Q=D
SD
H H
RD
H H
国标逻辑符号
输 出 Q Q H L L H H H Qn+1 Q n1 L H H L
具有直接置1、直接置0、上升沿触发功能的触发器
3. 主从D触发器的动态特性
动态特性反映触发器对输入逻辑信号和时钟信号的时间要求， 以及输出状态对时钟信号响应的延迟时间。
保持时间
建立时间
D C P Q Q tSU tpLH
锁存和禁止输出
L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。
4.D锁存器的动态特性
定时图:表示电路动作过程中，对各输入信号的时间要 求以及输出对输入信号的响应时间。
D E Q
tSU tW TpLH
tH TpHL
传输延迟时间tpd 、建立时间tSU、保持时间tH 、脉冲宽度tW等。
作业
RD SD
G2
G4
74HC/HCT74的逻辑符号和功能表 74HC/HCT74的功能表
1SD 1CP 1D 1R D 2SD 2CP 2D 2RD S C1 1D R S C2 2D R
输
1Q 1Q 2Q 2Q
SD
L H L
RD H L L
入 CP × × × CP ↑ ↑
D × × × D L H
Q
Q Q
3.典型的D锁存器集成电路
74HC/HCT373 八D锁存器
OE LE C1 C1 1D C1 C1 1D Q0
D0
Q1
D1
…
…
C1 C1 1D
…
Q7
D7
74HC/HCT373的功能表
工作模式
使能和读锁存器 （传送模式） 锁存和读锁存器 输 入 Dn OE LE L H L L L L H H H L L × × H L* H* × × 内部锁存器 状 态 L H L H × × 输 出 Qn L H L H 高阻 高阻
G3 J
Q
S
G13 G11
CP
G23 G4
R
K
G21
Q
G22
条件：
tpd引导门 > >tpd锁存器
工作原理
（1）CP=0期间：
门G12 、G22 和G3、G4被封 锁，门G13 、G11 、G23 、
J
G12
G3
Q
S
G13 G11
CP
G21 组成基本双稳态电路，
故输出状态保持不变。 （2）CP：
C
C
Q
G4
TG2和TG3的工作状态相同
CP
C C
工作原理
主锁存器 从锁存器 C G1 D TG1 C C TG2 Q G3 TG3 C C TG4 Q Q
(1) CP=0时:
C
C =1，C=0，
C CP C
C
C
Q G2
G4
TG1导通，TG2断开——输入信号D 送入主锁存器。
Q跟随D端的状态变化，使Q=D。
时钟脉冲每作用一次，触发器翻转一次。
D 0 0 1 1
特性方程
Qn 0 1 0 1
Qn+1 = D
D=1 D=0 0 D=0 1
Qn+1 0 0 1 1
触发器的逻辑功能用逻 辑表达式来描述。
D=1
状态图
2. JK触发器
特性表
J K Qn Qn+1 说 明 状态不变 置 0 置 1

特性方程
KQn J 0 1 00 01 11 10
用与非门构成的基本SR锁存器
a.电路图
b.功能表
c.国标逻辑符号
S
Q
R S
1
Q
1
0 1
Q
0
1 1 S +R = 1
1 不变 不变
S R
S R
Q Q
1
R
Q
0
1 0
0 0
约束条件:
[例] 图示的基本SR锁存器中，已知输入波形，试画出 Q和Q 的波形。
S
信号同时撤消 ,出 信号不同时撤 消，状态确定 现不确定状态
P266
5.2.3；5.2.6；5.3.2
数字电子技术基础
四、触发器的电路结构和工作原理
1. 主从D触发器的电路结构和工作原理
电路结构
主锁存器与从锁存器 结构相同 TG1和TG4的工作状态相同
G2 D 主锁存器 C G1 TG1 C C TG2 Q C G3 TG3 C C TG4 从锁存器 Q Q
Q
S
R
Q
Q
0 0
0 0
0
R
Q
0
S
0 0 1 1
R
0 1 0 1
Q
不允许
1 0
不变
【例】运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。
+5V R vO vO +5V t0 t1 t
t0 t1
【例】运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。
+5V 100k A S B 100k +5V R S Q
0 1
1 1
n
0 0
0 1
n
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
Q
n1
JQ KQ
J=1 K=×
状态图
J=0 K=× J=× K=0
1 1
1 1
0 1
1 0
翻 转
0 J=× K=1
1
【例 】 设下降沿触发的JK触发器时钟脉冲和J、K信号的波形 如图所示试画出输出端Q的波形。设触发器的初始状态为0。
1.基本SR锁存器
工作原理
R G1 Q
G2 S Q
现态：R、S信号作用前Q端的 状态，现态用Q n表示。
次态：R、S信号作用后Q端的 状态，次态用Q n+1表示。
工作原理
R=0、 S=0
Q
R
G1
状态不变
置1 置0 状态不确定 SR = 0
R=0、 S=1
R=1 、 S=0
G2 S Q
S=1 、 R=1
S G3 Q3 G1 E
Q
S=1，R=1：不允许
【例】逻辑门控SR锁存器的E、S、R的波形如下图虚线上边所示， 锁存器的原始状态为Q = 0， 试画出Q3、Q4、Q和Q 的波形。
1 E 2 3 4
G4 R Q4
G2 Q
S R
E Q S G3 Q3 G1
Q3 Q4 Q Q
三、D锁存器
1.逻辑门控D锁存器
逻辑电路图
G4 Q4
D锁存器的功能表
G2 Q
R=S
E
E 0
D × 0 1
Q
Q
功能 保持 置0 置1
G5 Q D
不变 不变 0 1 Q=0 Q=1 1 0
1 1
S=D
G3
Q3
G1
(1) E=0 Q不变 (2)E=1
若 D=0 若 D=1
S =0 R=1 S =1 R=0
三、D锁存器
2.传输门控D锁存器
1 CP J K
Q
2
3
4
5
6
7
3. T 触发器
逻辑符号
特性表
T
1T
Q Q
CP ＞C 1
特性方程
T 0 0 1 1
Qn
0 1 0 1
Q n 1
0 1 1 0
状态图
T=1 T=0 0 T=1 1 T=0
Qn 1 T Qn T Qn
T′触发器
逻辑符号
Q CP ＞C Q
特性方程
Q n 1 Q n
约束条件:
工作原理 工作波形
波形图又称时序图，反映了锁存器的输出状态随时间和 输入信号变化的规律。
S R Q Q
置1 置0
动态特性
S tW tW1 R tpLH Q tW tW3 tW
窄脉冲
tW2 tpHL 状态不能确定
定时图
tpLH和tpHL分别为输出由高到低和由低到高时，相对于输入 的延迟时间。 脉冲宽度tW：如果输入脉冲宽度< tW ，Q未越过介稳态点，S 端信号撤出，会使输出状态不稳定。图中tW1和tW2均 tW 。