32位乘法器

32位乘法器逻辑原理图：

实验原理：乘法可以通过逐渐项相加原理来实现。从被乘数的最低位开始，若为1则乘数左移后与上一次的和相加；若为0左移后以全零相加，直至被乘数的最高位。

32位移位相加乘法器运算数据时序图：

工作原理：clr信号的上跳沿及其高电平有两个功能，即模块regsht清零和被乘数dina[31.。0]向移位寄存器shft加载；它的低电平则作为乘法使能信号，clk为乘法时钟信号。当被乘数加载于32位右移寄存器shft后，随着每一时钟节拍，最低位在前，由低位到高位逐位移出。当为1时，4位乘法器and32打开，32位乘数din[31..0]在同一节拍进入加法器，与上一次存在regsht的数相加，其和在下一时钟节拍的上升沿被锁进此锁存器。而当被乘数的移出位为0时，此and32全零输出。如此反复，直至32个时钟脉冲后，最后乘积完整出现在regsht端口。