飞思卡尔单片机 ECT学习资料
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
9S12 系列单片机的ECT (Enhanced Capture Timer Module)模块是在原
68HC12 的 Standard Timer module 基础上加以增强功能形成的。
ECT 模块主要由以下几部分组成,参看图1:
∙一个带可编程预分频的16位向上计数的自由运行计数器
∙8个独立的定时器通道,每个通道具备输入捕捉/输出比较功能
∙4个8位脉冲累加器,也可设置成2个16位脉冲累加器
∙一个带可编程预分频的16位的向下计数的计数器
∙
从上面示意图中可以就看出,ECT 模块相当的复杂,不是简单的几句话就能说明白的。我也是通过很长时间的学习实践,才逐步掌握了ECT模块的使用。
本文将通过一系列的实例,从最简单的功能开始,逐步展开。一步一步的展示ECT 模块的强大功能。
实验1:自由运行计数器(TCNT)与溢出中断
自由运行计数器(TCNT)也称为自由运行主定时器,是一个16位的计数器,可以说是ECT的核心。在系统复位时,这个自由运行计数器的初值为$0000。当ECT 模块运行时,自由运行计数器从$0000~$FFFF 循环递增计数。当计数器溢出复零时,会置位中断标志。利用这个计数器,可以产生一个周期的中断信号。
TCNT 的输入时钟也是可以选择的,图2 给出了TCNT 的时钟源的示意图。可以看出,TCNT的输入时钟可以来源于总线时钟、总线时钟经过预分频、外部引脚输入的脉冲、外部引脚输入脉冲经过脉冲累加器分频这四种选择。当然,选择哪个时钟源其实就是在程序中设置一下相应的寄存器这么简单。
了解了上面的介绍,就可以开始本文的第一个例子了,这个例子非常简单,将BUS CLOCK 分频后作为TCNT 的输入时钟,使能TCNT 溢出中断。
在开始代码之前,还需要介绍几个程序中用到的寄存器。
TCNT寄存器(Timer Count Register)
这个寄存器其实已经介绍过了,它是一个16 位的只读寄存器。在每个时钟输入下计数值会自动加1,当计数值
为0xFFFF 后下一个时钟脉冲会使计数器溢出为0x0000。程序中可以随时读取TCNT 的值,唯一需要注意的
是TCNT 是个16位的寄存器,读取时要一次将其读出,如果分为高低两个字节读取,读到的数据不一定能拼接成一个有效的计数值。
图 3 TCNT 寄存器
TFLG2寄存器(Main Timer Interrupt Flag 2)
这个寄存器只有最高位TOF 是有意义的。当TCNT 溢出时会置位TOF 位,程序中可以轮询这一位来判断TCNT 是否溢出了。当然这种轮询的方法效率很低,更实用的方法是利用TCNT 溢出中断。向TOF 位写 1 会清除TOF,在TCNT 溢出中断中就必须清除TOF,否则就不会响应下一次溢出中断。
图 4 TFLG2 寄存器
TSCR2 寄存器(Timer System Control Register 2)
这个寄存器由三部分功能组成。
TOI 位是Timer Overflow Interrupt Enable 的简写。TOI 位为0时表示禁止TCNT 溢出中断,这时只能通过轮询TOF 位来判断是TCNT计数器是否溢出了。TOI 位为 1 表示使能TCNT溢出中断。
TCRE 位是Timer Counter Reset Enable 的简写。TCRE 位为0表示TCNT自由运行,TCRE 位为1表示当
TCNT = OC7 时复位。
PR2、PR1、PR0 是总线时钟的预分频因子。当PR2-0 组成的三位2进制数为N 时,表示将BUS CLOCK 分频2^N。
图 5 TSCR2 寄存器
TSCR1寄存器(Timer System Control Register 1)
TEN 位为0时ECT模块被禁用。TEN 位为1时ECT模块被使能。
TSWAI(Timer Module Stops While in Wait)位为0时,ECT 模块在STOP 模式下仍旧运行。TSWAI位为1时,ECT 模块在STOP 模式停止运行。
TSFRZ (Timer and Modulus Counter Stop While in Freeze Mode),这一位与TSWAI 位类似。
TFFCA (Timer Fast Flag Clear All)我还没仔细研究,作用不明。
图 6 TSCR1 寄存器
有了上面这些介绍,就可以很容易的看懂下面的代码了。在我的实验板上,晶振频率为16.384MHz,因为没有开启PLL,BUS CLOCK 为8.192MHz,内核频率为16.384MHz。8.192MHz被128预分频后为64KHz,16位计数器溢出频率为0.98Hz(64000/65536)
[cpp]view plaincopy
下面是用USBee 抓下来的波形图。Port M 0 是在溢出中断中翻转的。PT0 、PT1分别对应两个输出比较通道,两个上升沿的时间间隔为1/8192=1.22ms,测量结果与理论值完全相同。
下面将程序做一个很小的修改。将 TC0 和TC1 的值改成相同的。
[cpp]view plaincopy
从波形图中可以看出,输出是正常的。但是有些低版本的 ECT 模块有些问题,在这种情况下只有通道0 的中断能够响应,通道1的中断无法响应。
实验3:输出比较 7 通道的特殊功能
输出比较通道OC7 具有特殊的权限,可以废止其他输出比较通道的动作,直接决定各个输出通道的状态。这种特权功能是通过配置两个额外的寄存器OC7M和OC7D来实现的。
OC7M寄存器(Output Compare 7 Mask Register)
使OC7Mx=1,OC7强行参与管理通道x的输出,但通道OC7 对通道OC0~OC6的管理仅限于使其引脚PT0~PT6 清0或置1,不能将引脚电平翻转,引脚的动作来自于输出比较7数据寄存器OC7D中的对应位OC7Dx定义的电平状态,必须事先通过程序设置。。