4.4组合逻辑设计

1、进行逻辑抽象：
001
010 输入变量：红R 黄Y 绿G 三盏灯的状态 0 1 1 1
灯亮为1，不亮为0
100
输出变量：故障信号F
101 1
正常工作为0，发生故障为1 1 1 0 1 111 1
Digital Logic Design and Application
2、用门电路设计 写出逻辑函数式并化简
0
1
1
11
F1 = A’·B’ + A’·C
F2 = A·B + B·C
Digital Logic Design and Application
F1 = A’·B’ + A’·C
AB C 00 01 11 10
01
F2 = A·B + B·C
AB C 00 01 11 10
0
1
Biblioteka Baidu
11 1
AB C 00 01 11 10
Digital Logic Design and Application
Multiple-Output Minimization (多输出函数的化简)
F1 = A,B,C (0,1,3)
AB C 00 01 11 10
01
11 1
F2 = A,B,C (3,6,7)
AB C 00 01 11 10
A
1
B
1
C
1
ABC
&
ABC
&
≥1 Y
&
ABC
&
ABC
Y = ABC + ABC + ABC + ABC 功能：判奇电路，奇偶校验
真值表
A BC Y
000 0 001 1 010 1 011 0 100 1 101 0 110 0 111 1
Digital Logic Design and Application
4.4.1 Static Hazards (静态冒险)
Static 1-Hazards ( 静态-1型冒险)
A F
输出端在一定条件下， 能简化成：
F = (A·A’)’ = A+A’ 主要存在于
“与－或”电路中
Static 0-Hazards ( 静态-0型冒险)
A F
输出端在一定条件下， 能简化成：
Digital Logic Design and Application
Logic operation for don’t-care cells
dd 1d1 0d0 ddd
0dd 1dd ddd
Digital Logic Design and Application
If variables are more than 4 ?
U , V , W ,X , Y ,Z
F U 'V '
1 ,5 ,9 ,1 3 U 'V
5 ,7 ,1,1 3 5
W ,X ,Y ,Z
W ,X ,Y ,Z
U V '
6 ,1 4 U V
5 ,13
W ,X ,Y ,Z
W ,X ,Y ,Z
F U ' X Y ' Z V X Y ' Z U ' V ' Y ' Z U ' V X Z U V ' X Y Z '
Happened in OR-AND circuits Two inputs of AND-gate is complement and may be changed at same time !
Digital Logic Design and Application
4.4.2 Finding Static Hazards Using Karnaugh Maps (利用卡诺图发现静态冒险)
These input combinations is called d-set.
F 1 ,2 ,3 ,5 ,7 d 1 ,1 ,1 0 ,1 1 ,1 2 ,1 3 4 5 A ,B ,C ,D
Expression： mi 0 d F d(A ,B ,C )0
Truthtable and Karnaugh map Expression：
F 5 ,7 ,1 ,1 ,1 3 ,5 2 , 6 2 , 0 2 , 5 2 , 7 3 9 1 V ,W ,X ,Y ,Z
F V ' 5 , 7 , 1 , 1 3 V 5 0 , 4 , 9 , 1 , 1 , 1 1 3
W , X , Y , Z
W , X , Y , Z
according minterm marked with d or
Digital Logic Design and Application
“Don’t-Care” Input Combinations
F = A,B,C,D(1,2,3,5,7) + d(10,11,12,13,14,15)
AB CD 00 01
一级门的输出； ® 根据最后输出结果列出真值表；
Algebra Way (代数法)
从输入端到输出端，逐级写出每一级门的输出逻 辑式；
及时利用基本定理对逻辑式化简； 由最后输出端得到输出函数式；
Digital Logic Design and Application 例：分析下图电路的逻辑功能
00
11 10
d
01 1 1 d A’·D 11 1 1 d d
10 1
dd
d 集（d-set） F = A’·D + B’·C
B’·C
Note: need not cover all d-terms !
Digital Logic Design and Application
Logic operations of Karnaugh maps
Combinational-Circuit Synthesis (组合电路综合)
Digital Logic Design and Application (数字逻辑设计及应用)
Combinational-Circuit Analysis
Get the Logic Expression or Truth Table from Logic Circuit
RY
R·Y
G 00 01 11 10
01
1
R’·Y’·G’
1
111
Y·G
R·G
F = R’·Y’·G’ + R·Y + R·G + Y·G
1、逻辑抽象
真值表
RY G F 000 1 001 010 011 1 100 101 1 110 1 111 1
Digital Logic Design and Application
Find neighboring cells between 1-sets in map!
XY
Z 00 01 11 10
0
11
1
11
若卡诺图中， 圈与圈之间有相切现象， 则可能出现静态冒险。
消除冒险的方法：
引入额外项－－乘积项覆盖冒险的输入对。
【一致项(Consensus)－－冗余项】
F = X·Z’ + Y·Z + X·Y
4.3 Combinational-Circuit Synthesis (组合电路的综合)
问题 描述
逻辑 抽象
真值表 或
函数式
用门电路
选定 器件 类型
用MSI组合 电路或PLD
函数化简 电路处理
将函数 式变换
电路 实现
Digital Logic Design and Application
例：设计一个监视交通信号灯工作状态的逻辑电路
4.4 Timing Hazards (定时冒险)
® Steady-state Behavior & Transient Behavior (稳态特性 和 瞬态特性)
® Circuit Delays (电路延迟 )
® Hazard（冒险）
A
A’
A F F
Glitch (尖峰)
Digital Logic Design and Application
Digital Logic Design and Application (数字逻辑设计及应用)
Chapter 4 Combinational Logic Design Principles
(组合逻辑设计原理)
Basic Logic Algebra (逻辑代数基础)
Combinational-Circuit Analysis (组合电路分析)
A Class Problem ® Use d-set for logic minimization
Y ( A ,B ,C ,D ) ( m 2 ,m 3 ,m 7 ,m 8 ,m 1 ,m 1 )4,
m 0m 5m 10 m 15 0
Digital Logic Design and Application
正常工作状态
故障状态
1、进行逻辑抽象：
输入变量：红R 黄Y 绿G 三盏灯的状态 灯亮为1，不亮为0
输出变量：故障信号F 正常工作为0，发生故障为1
Digital Logic Design and Application
例：设计一个监视交通信号灯工作状态的逻辑电路
正常工作状态
真值表
RY G F
000 1
Digital Logic Design and Application
Eliminate the static hazard using maps
CD AB 00 01
00
1
11 10 1
01 1 1
11 1 1 1 1
10
11
Add new term to cover the neighboring cells!
01
1
11
AB C 00 01 11 10
0
1
11 1
1
11
F1 = A’·B’ + A’·B·C
F2 = A·B + A’·B·C
Find the shared term by AND operation;
Use the shared term for minimization !
Digital Logic Design and Application
Digital Logic Design and Application
If variables are more than 4 ?
F V ' 5 , 7 , 1 , 1 3 V 5 0 , 4 , 9 , 1 , 1 , 1 1 3
W , X , Y , Z
W , X , Y , Z
3、Circuit Manipulation （电路处理）
F = R’·Y’·G’ + R·Y + R·G + Y·G
R
Y F
G
Digital Logic Design and Application
“Don’t-Care” Input Combinations (“无关”输入组合)
Definition: Output doesn’t matter for certain inputs combinations (定义： 与输出无关的输入组合)
X
X+Y’
Y
(X+Y’)·Z
Z
F
X’·Y·Z’
F = (X+Y’)·Z + X’·Y·Z=’ X·Z + Y’·Z + X’·Y·Z’ = (X+Y’+Z’)·(X’+Z)·(Y+Z)
Digital Logic Design and Application
Exhausting Way (穷举法)
® 将全部输入组合加到输入端； ® 根据基本逻辑关系，从输入端到输出端，写出每
Digital Logic Design and Application
4.4.3 Dynamic Hazards (动态冒险)
一个输入转变一次而引起输出变化多次的可能性
W X
slow
Y
More slow
F
Z
通常采用同步设计消除
F = (A+A’)’ = A·A’ 主要存在于
“或－与”电路中
Static-1 hazard
Happened in AND-OR circuits Two inputs of OR-gate is complement and may be changed at the same time !
Static-0 hazard
F W X Z V ' X Z V W ' Y ' Z ' V W Y ' Z
Digital Logic Design and Application
If variables are more than 4 ?
F
1 , 5 , 9 , 1 ,2 ,2 3 ,2 1 , 3 3 , 3 9 ,4 1 , 5 7 , 6 5 3 1
Two Karnaugh map with same variables can do logic operations with their cells.
Digital Logic Design and Application
Logic operations of Karnaugh maps
More examples