微机原理与接口技术重点归纳

一、1、总线是连接CPU和内存、缓存、外部控制芯片之间的数据通道。系统总线主要包括地址总线、数据总线、控制总线。

二、1、从功能上来看，8086CPU可分为两部分，即总线接口部件BIU和执行部件EU （1）总线接口部件（BIU）

组成：①段寄存器(DS、CS、ES、SS)；

②16位指令指针寄存器IP(指向下一条要取出的指令代码)；

③20位地址加法器(用来产生20位地址)；

④6字节(8088为4字节)指令队列缓冲器；

⑤总线控制逻辑。

功能：负责从内存中取指令，送入指令队列，实现CPU与存储器和I/O接口之间的数据传送。

（2）执行部件（EU）组成：①ALU(算术逻辑单元）

②通用寄存器(AX、BX、CX、DX)

③专用寄存器(BP、SP、SI、DI)；

④标志寄存器(PSW)；

⑤EU控制系统。

功能：负责分析指令和执行指令。

2、BIU和EU的动作协调原则：

将8086/8088 CPU分成二个独立的功能部件使二者能够并行工作，把取指令工作和分析指令、执行指令工作重叠进行，从而提高CPU的工作效力，加快指令的执行速度。指令队列可以被看成是一个特殊的RAM，它的工作原理是"先进先出"，写入的指令只能存放在队列尾，读出的指令是队列头存放的指令。EU和BIU之间就是通过指令队列联系起来，多数情况下，BIU在不停地向队列写入指令，而EU每执行完一条指令后，就向队列读取下一条指令。二者的动作既独立，又协调。

3、通用寄存器8086/8088有4个16位的通用寄存器（AX、BX、CX、DX），可以存放16位的操作数，也可分为8个8位的寄存器（AL、AH；BL、BH；CL、CH；DL、DH）来使用。其中AX称为累加器，BX称为基址寄存器，CX称为计数寄存器，DX称为数据寄存器，这些寄存器在具体使用上有一定的差别。

4、指针寄存器系统中有两个16位的指针寄存器SP和BP，其中SP是堆栈指针寄存器，由它和堆栈段寄存器SS一起来确定堆栈在内存中的位置；BP是基数指针寄存器，通常用于存放基地址。

5、变址寄存器系统中有两个16位的变址寄存器SI和DI，其中SI是源变址寄存器，DI是目的变址寄存器，都用于指令的变址寻址方式。

6、控制寄存器IP、标志寄存器是系统中的两个16位控制寄存器，其中IP是指令指针寄存器，用来控制CPU的指令执行顺序，它和代码段寄存器CS一起可以确定当前所要取的指令的内存地址。顺序执行程序时，CPU每取一个指令字节，IP自动加1，指向下一个要读取的字节；当IP单独改变时，会发生段内的程序转移；当CS和IP同时改变时，会产生段间的程序转移。标志寄存器的内容被称为处理器状态字PSW，用来存放8086 CPU在工作过程中的状态。

7、段寄存器系统中共有4个16位段寄存器，即代码段寄存器CS、数据段寄存器DS、堆栈段寄存器SS和附加段寄存器ES。这些段寄存器的内容与有效的地址偏移量一起，可确定内存的物理地址。通常CS划定并控制程序区，DS和ES控制数据区，SS控制堆栈区。

8、标志寄存器8086/8088内部标志寄存器的内容，又称为处理器状态字(PSW,Processor Status Word) ，共有9个标志位。可分成两类：一类为状态标志，一类为控制标志。

（1）状态标志位：

CF—进位标志位，做加法时最高位出现进位或做减法时最高位出现借位，该位置1，反之为0。

PF—奇偶标志位，当运算结果的低8位中l的个数为偶数时，则该位置1，反之为0。AF—半进位标志位，做字节加法时，当低四位有向高四位的进位，或在做减法时，低四位有向高四位的借位时，该标志位就置1。通常用于对BCD算术运算结果的调整。（例：1101 1000+1010 1110=1 1000 0110其中AF＝1，CF＝1）

ZF—零标志位，运算结果为0时，该标志位置1，否则清0。

SF—符号标志位，当运算结果的最高位为1，该标志位置1，否则清0。即与运算结果的最高位相同。

OF—溢出标志位，反映运算结果是否超出了8位或16位带符号数所能表达的范围，OF＝１，否则OF＝０.

（2）控制标志位：

TF—跟踪标志位。当该位置1时，将使微处理器进入单步工作方式，通常用于程序的调试。IF—中断允许标志位，若IF＝1，则处理器可以响应可屏蔽中断，IF＝０时不能响应可屏蔽中断。

DF—方向标志位，若该位置1，则串操作指令的地址修改为自动减量方向，反之，为自动增量方向。

9、8086/8088引脚结构

VCC(40)、GND(1、20)：电源、接地引脚，8088/8086CPU采用单一的+5V电源，但有两个接地引脚。

CLK(Clock，19)：时钟信号输入引脚，时钟信号的方波信号，占空比约为33%，即1/3周期为高电平，2/3周期为低电平，8088/8088的时钟频率（又称为主频）为5MHz，即从该引脚输入的时钟信号的频率为5MHz。

RESET(Reset，21)：复位信号输入引脚，高电平有效。8088/8086CPU要求复位信号至少维持4个时钟周期才能起到复位的效果，复位信号输入之后，CPU结束当前操作，并对处理器的标志寄存器、IP、DS、SS、ES寄存器及指令队列进行清零操作，而将CS设置为0FFFFH。READY(Ready，22)：“准备好”状态信号输入引脚，高电平有效，“Ready”输入引脚接收来自于内存单元或I/O端口向CPU发来的“准备好”状态信号，表明内存单元或I/O端口已经准备好进行读写操作。该信号是协调CPU与内存单元或I/O端口之间进行信息传送的联络信号。

TEST(Test，23)：测试信号输入引脚，低电平有效。TEST信号与W AIT指令结合起来使用，CPU执行W AIT指令后，处于等待状态，当TEST引脚输入低电平时，系统脱离等待状态，继续执行被暂停执行的指令。

RD(Read，32，三态)：读控制输出信号引脚，低电平有效，用以指明要执行一个对内存单元或I/O端口的读操作，具体是读内存单元还是I/O端口，取决于控制信号。

NMI(Non-Maskable Interrupt，17)、INTR(Interrupt Request，18)：中断请求信号输入引脚，引入中断源向CPU提出的中断请求信号，高电平有效，前者为非屏蔽中断请求，后者为可屏蔽中断请求信号。