数字电子线路J
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
淮南师范学院20 - 20 学年度第 学期试卷J 卷 (闭卷)
课程 数字电子线路 院系 专业 年级 、班级 学号 姓名
一、填空题:(每空2分,共32分)
1、要表达一个逻辑函数通常有:函数表达式、逻辑电路图、 、 、 等
常见的方法。
2、(1001101)2=( )10=( )16; (27)10=( )8421BCD
3、J-K 触发器,当J=K=0时,触发器处于 状态;J=0、K=1时,触发器状态为_ ; K=0、J=1时,触发器状态为_ ;J=K=1时,触发器状态__ ___。
4、4个JK 触发器组成的计数器,最多有效状态是 个。
5、函数1F AB BC =+的反演式1F = ;函数2F A BC =+的对偶式 '2F = 。
6、555定时器主要由 、
、基本RS 锁存器、输出反相缓冲器及 放电三极管几个部分组成。
7、对于一位二进制数值比较器来说A=B 可表示为 。
二、选择题:(每题2分,共16分)
1、十进数6的余3码是( )。
A.0110
B.1001
C.1100
D.1010
2、在决定一事件结果的所有条件中要求所有的条件同时满足时结果就发生,这种条件和结果的
逻辑关系是( )。
A.与
B.或
C.非
D.异或
3、在下图的逻辑符号中,能实现F=AB 逻辑功能的是( )。
4、对于基本SR 锁存器,当SR 锁存器状态不确定时 ________ ( )。
A : S=0;R=0 B: S=0;R=1 C : S=1;R=0 D: S=1;R=1
5、R-S 型触发器的“R”意指 ( ) 。
A.重复
B.复位
C.优先
D.异步
6、下列电路中,不属于组合逻辑电路的是 ( ) 。
A .译码器
B .全加器
C .寄存器
D .编码器 7、一个8选一数据选择器的数据输入端有_______个。
( )
A.1
B.2
C.8
D.4
8、组合逻辑电路消除竞争冒险的方法有( )。
A 前级加电阻
B .在输出端接入滤波电容
C .后级加缓冲电路 D.屏蔽输入信号的尖峰干扰
三、判断题(每题1分,共6分) 1、“与”逻辑运算的规律可简单表述为“有0出0,全1出1” 。 (
)
2、一个逻辑函数的所有最小项之和为1。 ( )
3、TTL 与非门的多余输入端可以接地,TTL 或非门的多余输入端
可以直接接高电平或悬空。 ( ) 4、要使74LS138正常工作,所有使能端都应接低电平。 ( ) 5、触发器是组合逻辑电路的基本部件。 ( ) 6、施密特触发器可用于将三角波变换成正弦波。 ( )
四、化简题(3小题,共12分)
1、用卡诺图法化简求F ()()()∑∑15125214137431,,,+,,,,,
=,,,d m D C B A 的最简与或式。 (本题4分)
2、组合电路如图所示,试写出函数表达式和分析逻辑功能。(5分)
3、用公式法化求C AB C B BC A AC F +++=的最简与或式(本题3分)
五、综合题(4小题,共34分)
1、设计一个三变量偶检验逻辑电路。当三变量A 、B 、C 输入组合中的“1” 的个数为偶数时F=1,否则F=0。选用8选1数选器或门电路实现该逻辑电路。 要求:
(1)列出该电路F(A,B,C)的真值表和表达式;
(2)画出逻辑电路图。 (8分)
电路图
2、请将JK触发器转换为RS触发器,并画出电路图。(本题8分)
3、用74LS161构成九进制计数器,用两种方法实现,并画出状态图。
(1)反馈归零法实现九进制计数器。
(2)用预置数法实现九进制计数器,要求计数初始状态为3即(0011)2。(本题8分)4、说明图示电路的功能。要求:(1)写出每个触发器的驱动方程、状态方程;(2)列出状态转换表;画出状态图;根据给定CP信号的波形画出各触发器输出端Q1、Q2、Q3的波形。(设各触发器的初始状态均为“0”)。(10分)